- 博客(1)
- 收藏
- 关注
RSS订阅转载 时序约束
一、在给FPGA做逻辑综合和布局布线时，需要在工具中设定时序的约束。通常，在FPGA设计工具中都FPGA中包含有4种路径：从输入端口到寄存器，从寄存器到寄存器，从寄存器到输出，从输入到输出的纯组合逻辑。通常，需要对这几种路径分别进行约束，以便使设计工具能够得到最优化的结果。下面对这几种路径分别进行讨论。 １.从输入端口到寄存器： 这种路径的约束是为了让FPGA设计工具能够尽可能的优化
2016-08-31 10:34:52
2859
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人