高云CPLD/FPGA IDE开发环境搭建-保姆级教程

本文详细介绍了如何下载并安装高云的CPLD/FPGAIDE开发环境,包括选择合适的版本、安装步骤、驱动安装以及首次使用时的证书导入,适合开发者快速上手。
摘要由CSDN通过智能技术生成

高云CPLD/FPGA IDE开发环境搭建-保姆级教程

一、下载软件安装包

IDE软件下载页

安装包提供有windows和linux 两种平台的,根据你的操作系统选择一种合适的下载即可。

提供有教育版和商业版,出于教育、研究目的,建议安装教育版。如果想要商业版的,需要申请license
license 可以免费申请,去申请

商业版
教育版

商业版Win懒人下载,点击即下
教育版Win懒人下载,点击即下

二、安装(以Windows为例)

2.1 双击 Gowin_Vx.x.x.x_x64_win.exe开始安装流程

双击安装包,弹出欢迎界面,点击“Next”:欢迎界面
点击“IAgree”同意授权协议:
同意授权协议
选择要安装的模块,点击“Next”:
模块选择

  1. 这里提供了两个模块,默认都选择上了,开发人员建议都选择上,不要取消。
  2. Gowin模块是整个IDE的主要模块,用于新建工程项目、编写代码、综合实现、约束仿真、输出配置流文件等功能。
  3. Gowin Programmer 模块是用于将配置流文件(也可称烧录文件)烧录到CPLD/FPGA芯片上的工具。
  4. 以上两个模块是独立,可以单独安装其中一个,比如生产环境可以只安装Programmer 模块。当有需要时可以再补充安装。

选择安装路径,点击“Install”:
安装路径

这里建议不要改路径,如果要更改路径,所选路径不要有中文和空格。
如果非要更改,推荐改到C盘以外的地方,D盘、E盘、F盘等,不要改到那些需要管理员权限才能读写的路径,否则可能会出现权限不足问题。

等待安装过程,完成后点击“Next”:
等待安装过程

安装完成,并选择是否安装Programmer驱动,点击“Finish”:
安装完成

  1. IDE已经完成安装,这里提供了两个驱动的安装,默认都选择上了,开发人员建议都选择上,不要取消。
  2. 这两个驱动是JTAG烧录器的驱动,建议安装也可以按需手动安装。

手动安装,驱动所在路径:C:\Gowin\Gowin_V1.9.9.01_x64\Programmer\driver
驱动程序所在路径

2.2 烧录器驱动安装

如果不需要,可以跳过该部分内容。
驱动所在路径:C:\Gowin\Gowin_V1.9.9.01_x64\Programmer\driver

其中 C:\Gowin 是你的安装路径。

安装界面,点击“Install”:
驱动安装
等待安装过程:
在这里插入图片描述
安装完成,点击“Close”完成安装:
在这里插入图片描述
安装 FIDI USB驱动,点击“Extract”解压文件:
在这里插入图片描述
解压完成,点击“下一步”开始安装:
下一步
点击“我接受这个协议”,同意协议,下一页:
在这里插入图片描述
点击“完成”,完成最后的安装:
安装完成
自此,已经完成所有驱动的安装。

三、打开软件

3.1 快捷菜单

快捷启动
在左下角,找到Gowin ,在菜单下有三个选型,点击即可启动:
Gowin : 编程、仿真、综合、实现工具
Gowin Programmer: 烧录、调试工具
Uninstall : 卸载工具

3.2 桌面快捷

桌面快捷键
桌面快捷键,双击即可启动。

导入license证书

软件首次启动,弹窗提示安装证书:
证书导入
点击“Browser” 选择你申请到的证书。

证书申请到之后,一般会邮件发送到你手上,拿到证书之后,将证书放到安装目录下。

证书目录

选择证书路径

选择证书

选择“gowin_E_xxxxxxxxx.lic”的证书文件。

检测证书

选择证书
点击"Check" ,可以检测证书有效期,MAC地址等信息,不需要看的可以跳过。

保存关闭

保存

点击“Save”保存导入的证书,并关闭窗口

启动软件

软件重新启动,即可进入IDE的起始页。
Enjoy

好了,安装教程到此为止,等待下一期创建工程吧。Now please enjoy…

  • 47
    点赞
  • 36
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
### 回答1: Altera FPGA/CPLD设计是指使用Altera公司的FPGA(现场可编程门阵列)和CPLD(复杂数字可编程逻辑器件)进行电子系统设计的过程。 基础篇主要涵盖了Altera FPGA/CPLD设计的基本原理和基本技术。在基础篇中,我们学习了FPGA/CPLD的基本结构、工作原理和编程方式。我们了解了FPGACPLD的不同特点和应用场景。 在高篇中,我们进一步学习了如何使用Altera FPGA/CPLD实现更复杂的设计。高篇主要包括以下几个方面的内容: 1. 设计方法:我们学习了如何将一个复杂的电子系统设计分解成多个模块,然后使用Altera FPGA/CPLD实现这些模块。我们了解了如何使用高语言(如VHDL或Verilog)描述模块的功能和行为,并学习了如何进行仿真和验证。 2. IP核:Altera FPGA/CPLD提供了许多可重用的IP(知识产权)核,包括处理器核、存储器核、通信核等。在高篇中,我们学习了如何使用这些IP核,以加快设计开发的速度和提高设计的可靠性。 3. 物理设计:在高篇中,我们还学习了如何进行FPGA/CPLD的物理设计。这包括引脚分配、时序优化、布局布线等。我们了解了如何利用Altera的设计工具进行物理设计,并学习了如何进行板调试和验证。 通过学习基础篇和高篇的内容,我们可以掌握Altera FPGA/CPLD设计的基本原理和技术,并能够使用Altera FPGA/CPLD进行复杂的电子系统设计。这些知识和技能对于进行嵌入式系统设计、数字信号处理、通信系统设计等领域都非常有用。 ### 回答2: Altera FPGA/CPLD设计是基于Altera(现在为英特尔公司的子公司)公司的可编程逻辑器件开发的一种设计方法。FPGA(现场可编程门阵列)和CPLD(可编程逻辑器件)是可以通过编程方式实现不同功能的硬件器件。 在基础篇的培训中,学习者将了解FPGA/CPLD的基本概念和原理。他们将学习如何使用Quartus II软件(Altera公司的开发工具)进行开发和仿真。还将学习如何使用硬件描述语言(例如VHDL和Verilog)来描述和设计数字系统。此外,基础篇还会介绍如何对FPGA/CPLD进行时序分析和布线优化,以确保设计的正确性和性能。 高篇的培训涵盖更复杂和高FPGA/CPLD设计技术。学习者将进一步学习如何优化资源利用率,提高设计的时序性能,并且了解如何实现更复杂的数字系统。高篇的培训还会介绍如何使用嵌入式处理器(例如Nios II)和外设接口来实现更复杂的系统集成。另外,学习者将学习如何进行FPGA/CPLD设计的时序分析、布局和布线规则的优化,以满足不同的设计需求。 通过完成基础和高篇的培训,学习者将具备设计和开发复杂数字系统的能力。他们将能够理解和应用FPGA/CPLD设计的基本概念和技术,并能够利用英特尔公司提供的工具和资源,开发出高性能、可靠的数字系统设计。这些技能在许多领域中都有应用,包括通信、汽车、医疗等,为学习者提供了广阔的就业和创新机会。 ### 回答3: Altera FPGA/CPLD设计 基础篇 是指针对初学者而设计的教学材料,详细介绍了Altera FPGA(现在被Intel收购并更名为Intel FPGA)和CPLD(可编程逻辑器件)的基础知识和设计原理。 这个教程首先介绍了FPGACPLD的基本概念和特点,包括可编程逻辑单元、寄存器、布线资源等核心组件的功能和作用。然后,详细介绍了Quartus软件的使用方法,Quartus是Altera公司提供的用于FPGACPLD设计的开发工具。教程中还包含了丰富的实例和实验,通过具体的案例和实践来帮助读者理解并掌握FPGACPLD的设计方法和技巧。 Altera FPGA/CPLD设计 高篇 则是在基础篇的基础上进一步深入讲解了更高FPGACPLD设计技术和方法。在高篇中,读者将学习如何使用Verilog或VHDL等硬件描述语言来实现复杂的逻辑功能和算法。教程中还介绍了FPGACPLD设计的优化策略,包括资源利用率、时序约束和时序优化等方面的内容。 除此之外,高篇还会介绍更多关于FPGACPLD设计的高技术和应用,例如嵌入式处理器系统(如Nios II)、硬件加速和高速IO接口等内容。这些知识将帮助读者在专业领域中更深入地应用FPGACPLD设计来解决实际问题。 总之,Altera FPGA/CPLD设计 基础篇 和高篇是针对FPGACPLD设计初学者和进阶者而设计的教程,通过系统化的讲解和实例演示,帮助读者全面了解FPGACPLD设计的基本原理和技术,并能够独立进行FPGACPLD设计和开发工作。
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值