计算机考研 | 2009年 | 计算机组成原理真题

【计算机组成原理2009年真题43题-10分】

某计算机的CPU主频为500MHz，CPI为5(即执行每条指令平均需5个时钟周期)。假定某外设的数据传输率为0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。

（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?

（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设IO的时间占整个CPU时间的百分比是多少?（假设DMA 与CPU之间没有访存冲突)

【第一步：信息提取】

CPU主频为500MHz：20ns

CPI为5：执行每条指令平均需5个时钟周期

数据传输率为0.5MB/s：顾名思义

采用中断方式与主机进行数据传送：中断方式

以32位为传输单位：4B

中断服务程序包含18条指令：18条指令

中断服务的其他开销相当于2条指令的执行时间：2条指令

【第二步：具体解答】

第一小题：

（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?

按题意，外设每秒传送0.5MB，中断时每次传送4B。

中断方式下，CPU每次用于数据传送的时钟周期为5×18+5×2= 100。

为达到外设0.5MBps 的数据传输率，外设每秒申请的中断次数为0.5MB/4B =125000。

1s内用于中断的开销为100×125000 = 12500000 = 12.5M个时钟周期。

CPU用于外设I/O的时间占整个CPU时间的百分比为12.5M/500M= 2.5%。

第二小题：

（1）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设IO的时间占整个CPU时间的百分比是多少?（假设DMA 与CPU之间没有访存冲突)

当外设数据传输率提高到5MBps 时，改用DMA方式传送，每次 DMA传送5000B，1s内需产生的DMA 次数为5MB/5000B = 1000。

CPU用于DMA处理的总开销为1000×500 = 500000=0.5M个时钟周期。

CPU用于外设I/O的时间占整个CPU时间的百分比为0.5M/500M =0.1%。

【计算机组成原理2009年真题44题-13分】

某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如下图所示，图中所有控制信号为1时表示有效、为0时表示无效.例如控制信号MDRinE为1表示允许数据从DB打入MDR,MDRin为1表示允许数据从内总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD (R1)，R0"的功能为(R0)+((R1))一→>(R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。

【第一步：信息提取】

【第二步：具体解答】

指令	意义	有效控制信号
C5: (R1)→MAR		$R{1}_{out}$，$MA{R}_{in}$
C6:M(MAR)→MDR	ALU一端是寄存器A，MDR或R0中必须有一个先写入A中，如 MDR。	$MemR$，$MD{R}_{in}E$
C7: (MDR)→A	然后执行加法操作，并将结果送入寄存器AC	$MD{R}_{out}$，$A_{in}$
C8: (A)+(R0)→AC	之后将加法结果写回到R1的内容所指主存单元，注意 MAR中的内容没有改变。	$R{0}_{out}$，Add，$A{C}_{in}$
C9: (AC)→MDR		$A{C}_{out}$，$MD{R}_{in}$
C10:(MDR)→M(MAR)	有效控制信号的安排并不难，只需看数据是流入还是流出，如流入寄存器就是Xin，流出寄存器X就是Xout。还需注意其他特殊控制信号，如PC +1、Add等。	$MD{R}_{out}E$，$MemW$