KEIGEE 之家

一个PS高手的话 　　 　　这是一个PS高手的体会，希望能对大家有所启迪。 　　1.不要看到别人的作品第一句话就说：给个教程吧！你应该想这个是怎么做出来的。当你自己想出来，再对照别人的教程的时候，你就知道自己和别人的思路的差异 　　2.初学者请不要看太多太多的书那会误人子弟的 ，先找本系统的学，很多人用了很久PS，都是只对部分功能熟悉而已，不系统还是不够的 　　3.看help,

1. 永远不要停止学习和阅读阅读 书籍，而不只是网站阅读 只为自我提升，而不是为了下一个项目阅读 提升你的基础，而不只是最新技术2. 跟比你聪明的人一起工作跟比你更聪明的人或者是更有经验的人一起工作，可以让你快速提升3. 变成一个全才不要过于钻牛角尖，这可能会让你停滞不前和伤害你的就业前景。4. 阅读并记录别人的代码其实写代码比阅读并理解别人的代码要

在使用TRC时，一般是通过IIC来进行通讯的。1.3.3V通讯时，应该在IIC总线上添加3.3k上拉电阻2.RTC地读取时不能过快，读得越快RTC就会变得越慢，也就是说在读取时间等操作都会使RTC停止一定时间。

今天研究MMU，发现在公司改写了程序之后再放到GT2440里不能像在宿舍里的可以流水灯。现象：1. 无论怎么改延时函数都无法得到暂停效果；2. 在延时函数里参照原码多加一个for循环，得到停在延时函数的现象，但怎么改都不能再执行下去；3. 流水灯是按时高速运行的，四个同时亮；回来了宿舍，再开自己的VMWARE一看，发现公司用的arm-linux-gcc 是4.4.3版本

一、FPGA与CPLD的基本概念 1.CPLD CPLD主要是由可编程逻辑宏单元（LMC，Logic Macro Cell）围绕中心的可编程互连矩阵单元组成，其中LMC逻辑结构较复杂，并具有复杂的I/O单元互连结构，可由用户根据需要生成特定的电路结构，完成一定的功能。由于 CPLD内部采用固定长度的金属线进行各逻辑块的互连，所以设计的逻辑电路具有时间可预测性，避免了分段式互连结构时序不完全