CPU架构过程简介

稍微写一下CPU的发展过程，目的是为帮助理解现在的AMD64架构，看懂linux或其它系统软件的启动汇编代码。

一、8086/8088

16位寄存器：AX,BX,CX,DX,CS,DS,ES,SS,BP,SP,IP FLAGS,SI,DI

8位寄存器：AH,AL,BH,BL,CH,CL,DH,CL

数据总线16位，地址总线20位

CPU能同时处理16位数（指的是二进制数）的整数运算，能访问20位的地址空间。

寻址方式：逻辑地址等于物理地址

           段寄存器<<4 + 偏移地址 = 物理地址

二、X86_32

32位寄存器：EAX,EBX,ECX,EDX,EBP,ESP,ESI,EDI

系统地址寄存器:GDTR,LDTR,IDTR,TP

状态和控制寄存器：EFLAGS,EIP,CR0,CR1,CR2,CR3

段寄存器CS,DS,ES,FS,SS保持不变，并添加FS,GS

16位和8位寄存器保持与8086一致

数据总线32位，地址总线32

CPU能同时处理32位数的整型运算，能访问32位的地址空间（通过PAE能使可访问的物理空间达到36位）

寻址方式有两种：段式寻址，段页式寻址

  段式寻址：线性地址等于物理地址

 段描述符基地址 + 偏移地址 = 线性地址 = 物理地址

段页式寻址：两级页表寻址

  段描述符基地址 + 偏移地址 = 线性地址

  线性地址经过两级页表转换变为物理地址

三、X86_32

64位通用寄存器：RAX,RBX,RCX,RDX,RBP,RSP,RSI,RDI。增加：R8,R9,R10,R11,R12,R13,R14,R15

状态和控制寄存器：RIP

其它32、16、8寄存器保持与X86_32一致

数据总线64位，地址总线最初AMD实现为40位，从2007年ADM64开始实现为48,并准备实现为52位

寻址方式基本与X86_32相同。不同的是采用段页式寻址时，使用了四级页表转换寻址。