- 博客(18)
- 收藏
- 关注
RSS订阅原创 二、Verdi调试技巧
• Verdi User Guide and Tutorial– Verdi -doc• Examples directory– $VERDI_HOME/demo/• Verdi –h|-help– Gives information about the current Verdi command line options※ Setting FSDB_DELTA is equivalent to +fsdb+delta, specifying the glitch value.※ Apart from sh
2025-11-07 16:30:45
359
原创 三、ILA逻辑分析仪抓取及查看波形
FPGA测试过程中可能会遇到一些信号状态定位困难的问题，有时候仿真并不能找出问题所在，尤其是使用Xilinx IP的设计。针对这种情况我们可以使用Vivado工具内置的ILA（在线逻辑分析仪），先在版本里插入逻辑分析仪，然后将测试机与单板通过JTAG接口连接，通过Vivado软件和串口操作进行波形抓取，定位问题所在。
2025-11-04 20:25:31
1147
原创 五、fsdb相关使用技巧
Verdi主要用于生成fsdb模型，同VCS使用的vcd文件相比，verdi使用的fsdb相当于vcd文件经过霍夫编码压缩之后的精简版，可用于查看fsdb波形并追踪RTL代码。
2025-05-16 17:40:03
772
原创 一、Quartus II 操作入门
Quartus II 是Altera公司推出的综合性CPLD/FPGA开发软件，软件支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
2025-05-16 15:37:14
1506
原创 一、Synplify
Synplify是Synplicity公司提供的专门针对FPGA和CPLD的逻辑综合工具，支持VHDL和Verilog语言编程，其先进的Timing Driven（时序驱动）和B.E.S.T（行为级综合提取技术）算法引擎，使其综合结果往往面积较小、速度较快，成为业界非常流行的综合工具。在IC设计中，使用Synplify综合+Vivado组合比较多。synplify 用于生成网表，然后将网表导入FPGA中，进行布局布线等操作。
2025-05-16 11:37:10
2271
原创 二、FPGA原型验证版本制作经验教训（一）
FPGA测试在项目中是关键的一环，FPGA的版本制作和测试阶段是一个不断学习和积累经验的过程。本文会对FPGA中遇见的典型问题以及常用的解决方法进行分享，以便项目中遇到相同问题时方便回顾，提高效率和质量。
2025-05-16 10:48:09
358
原创 一、FPGA基础知识
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前FPGA的两大主要厂商为Xilinx和Altera。
2025-05-15 17:09:34
1016
原创 一、Vivado工具简介及使用
Vivado 是 Xilinx 公司推出的一款用于 FPGA 设计的集成开发环境 （IDE），提供了从设计输入到实现、验证、调试和下载的完整流程。本文将详细介绍 Vivado 的使用方法，包括项目创建、设计输入、约束文件、综合与实现、仿真、调试、下载配置等步骤。
2025-05-15 15:19:11
2011
原创 四、Linux命令传递参数的过滤器——xargs命令
默认情况下，xargs命令将尽可能多的参数传递给每个命令。但是有时我们需要自定义每个命令执行时的参数数量。下面是一个示例：输出：在上述示例中，-n 2选项告诉xargs命令每次传递两个参数给echo "I like"命令。因此，输出分为两行，分别是"I like apple banana"和"I like orange"。
2025-05-09 14:58:19
680
原创 二、linux终端使用技巧
ctrl + 左右键 : 在单词之间跳转ctrl + a : 跳到本行的行首ctrl + e : 跳到页尾Ctrl + xx ：在命令行尾和光标之间移动Ctrl + u ：删除当前光标前面的文字 （还有剪切功能）ctrl + k ：删除当前光标后面的文字(还有剪切功能)Ctrl + L：进行清屏操作Ctrl + y : 粘贴Ctrl+u或ctrl+k剪切的内容Ctrl + w : 删除光标前面的单词的字符（以空格隔开的字符串），与终端菜单快捷键冲突。
2025-05-09 14:50:33
705
原创 三、仿真中的X态
vcs提供xprop选项，可以检测出X态潜在的问题，xprop总共有3种模式，分别是vmerge、tmerge、xmerge，其中vmerge严格程度最低，不存在X态传递问题，而temrge是接近实际硬件行为的，会依据实际情况来传递，最后xmerge是最严格的方式，只要在语句中出现了X态，他就会一直传递下去。在仿真中有4种逻辑状态，分别是0、1、Z和X，其中X为不定态，即不知道是0还是1，即有可能为0，有可能为1，也有可能是Z。（2）输入信号悬空，悬空的信号是Z，经过内部数字逻辑后变成X态；
2025-05-08 17:21:20
1073
原创 三、linux文本获取——grep
grep是一个功能极其强大的工具，尤其在联合正则表达式、递归搜索、上下文显示以及与其他命令结合时，能显著提升效率。熟练掌握以上用法，可以帮助你轻松处理各种文本搜索任务。
2025-04-23 12:00:09
917
原创 二、Vivado处理hold时序违例 implementation策略设置
注：限于笔者从业水平，以上设置仅为笔者经验配置，如有错误，欢迎指正交流！1.右键点击impl，选择Change Run Settings。2.Strategy选择Performance_Retiming。3.修改其它策略选项。
2025-04-11 10:05:06
819
原创 三、Vivado和VCS联合仿真流程
位置等待编译完成之后看下/group/bcapps/xxxx/xxxx/24_1/VCS_lib目录内对应的compile_simlib.log或当前的terminal串口的输出，有没有出现ERROR。如果没有说明正常的完成了。第二步：使用Vivado tcl 模式启动并compile_simlib：/group/bcapps/xxxx/xxxx/24_1/VCS_lib是指定的编译库的位置。使用 Vivado 仿真器时，无需编译仿真库。但使用第三方仿真器时，必须编译这些库,这里使用的是VCS。
2025-03-19 14:30:18
1314
原创 一、Linux常用命令
scp local_file remote_user@remote_host:/remote/directory # 从本地到远程。scp remote_user@remote_host:/remote/file local_directory # 从远程到本地。tar -zcvf filename.tar.gz filename1 filename2 ... # 压缩目录和文件。nc -vz host_name_or_ip port # 测试主机的端口是否可达。
2025-02-11 17:03:22
474
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人