zoe的博客

UTMI +低引脚接口（ULPI）规范V1.1(中文版)； 本人通过机翻后逐页校正，重新排版，添加目录。 该中文版翻译完成度较高。 英文原版地址：https://download.csdn.net/download/yalsim/12736019

UTMI+ Low Pin Interface (ULPI) 规范的修订版1.1，英文版。 中文版地址：https://download.csdn.net/download/yalsim/12736242

该文档为USB3300详细使用数据手册的中文翻译WORD版，共54页。 英文文档链接：https://download.csdn.net/download/yalsim/12532782 USB3300是工业温度高速USB物理层收发器（PHY）。USB3300使用低引脚数接口（ULPI）连接到符合ULPI的链路层。ULPI接口使用带内信令和链路与PHY之间状态字节传输的方法，将UTMI +接口从54引脚减少到12引脚。 该PHY从一开始就使用ULPI接口进行设计。此设计不使用UTMI到ULPI的包装器，它提供了无缝的ULPI到Link接口。结果是PHY具有低延迟的发送和接收时间。

该文档为USB3300详细使用数据手册的中文翻译版，共54页。 英文文档链接：https://download.csdn.net/download/yalsim/12532782 USB3300是工业温度高速USB物理层收发器（PHY）。USB3300使用低引脚数接口（ULPI）连接到符合ULPI的链路层。ULPI接口使用带内信令和链路与PHY之间状态字节传输的方法，将UTMI +接口从54引脚减少到12引脚。 该PHY从一开始就使用ULPI接口进行设计。此设计不使用UTMI到ULPI的包装器，它提供了无缝的ULPI到Link接口。结果是PHY具有低延迟的发送和接收时间。Microchip的低延迟高速和全速接收器提供了通过简单的包装器重用现有UTMI链接的选项，以将UTMI转换为ULPI。 ULPI接口允许USB3300 PHY用作设备，HOST或ON-The-GO（OTG）设备。使用USB3300 PHY作为设备的设计可以在以后增加HOST和OTG功能，而无需额外的引脚。

一个用VERILOG代码实现USB2.0高速全速IP核的使用说明。原文为英文文档usb_doc.pdf，对该文档进行了中文翻译。 IP下载地址：https://download.csdn.net/download/yalsim/12707024

该内核提供功能（外围设备）接口。它可以用于通过USB将几乎所有外围设备连接到计算机。该内核完全符合USB2.0规范，并可以USB全速和高速速率（12和480 Mb / s）运行。 本规范假定内核最有可能在高速环境中使用，并且包括对特殊高速扩展的引用。但是，仅在全速模式下运行时，将不会使用其中的一些高速扩展，而内核仅会适当地充当全速功能。

处理器型号：STM32F407ZG 开发工具：Keil V5.14 功能：通过USB的HS接口--外接PHY实现ARM与PC的通信，工程中ARM设置为设备，USB自发自收并通过串口打印收到的数据。

STMicroelectronics Virtual COM Port driver --ST最新1.5.0版本的虚拟串口驱动。 支持W10 32位。

STMicroelectronics Virtual COM Port driver --ST的虚拟串口驱动。 支持W10 64位。

一个简单的verilog版本的I2C接口。 input clk; input rst; inout sda; input scl; output [7:0] myReg0; output [7:0] myReg1; output [7:0] myReg2; output [7:0] myReg3; input [7:0] myReg4; input [7:0] myReg5; input [7:0] myReg6; input [7:0] myReg7;

描述： SPI（串行外设接口）从机基于输入配置创建从机。在 MOSI 上一次接收一个字节还将在 MISO 上一次推出一个字节数据。任何有关输入字节的数据都将在 MISO 上运出。保持CS_n时，支持每个事务多个字节交易期间较低。 注意：i_Clk必须至少比i_SPI_Clk快 4 倍MISO 在未通信时是三态的。允许多个同一接口上的 SPI 从机。 参数：SPI_MODE，可以是 0、1、2 或 3。

GITHUB上一个非常好用的SPI开源代码，代码风格极好，注释清晰，结构简单，使用方便，初学者可以作为学习参考，有Verilog和VHDL两个版本。 ------------------------------------------------------------------------------------ // Note: i_Clk must be at least 2x faster than i_SPI_Clk // // Parameters: SPI_MODE, can be 0, 1, 2, or 3. See above. // Can be configured in one of 4 modes: // Mode | Clock Polarity (CPOL/CKP) | Clock Phase (CPHA) // 0 | 0 | 0 // 1 | 0 | 1 // 2 | 1 | 0 // 3 | 1 | 1 -------------------------------------------------------------------------------- // Control/Data Signals, input i_Rst_L, // FPGA Reset input i_Clk, // FPGA Clock // TX (MOSI) Signals input [7:0] i_TX_Byte, // Byte to transmit on MOSI input i_TX_DV, // Data Valid Pulse with i_TX_Byte output reg o_TX_Ready, // Transmit Ready for next byte // RX (MISO) Signals output reg o_RX_DV, // Data Valid pulse (1 clock cycle) output reg [7:0] o_RX_Byte, // Byte received on MISO // SPI Interface output reg o_SPI_Clk, input i_SPI_MISO, output reg o_SPI_MOSI

该代码在ACTEL的IP源码上进行了一定修改。实测可用。 ARINC 是美国航空无线电公司英文字头的缩写， 该公司1977年7月21日出版了“ARINC 429规范”一书，429规范就是飞机电子系统之间数字式数据传输的标准格式，在飞机上使用429总线的电子设备均应遵守这个规范，这样才能保证电子设备之间数据通讯的标准化，通用化。

测试环境温度从10摄氏度到45摄氏度阶梯变换； 测试方法：从10摄氏度开始，每增加5摄氏度，记录测试数据，将恒温台设置为36摄氏度。

SD Simplified PartE7_Wireless_LAN_Simplified_Addendum_Ver1.10 July 25 ,2018

堆栈实现 TCP/IP 终结点（包括 DHCP）。它与微芯片ENC28J60芯片对接，实现MAC和PHY层。 它可以用作执行与服务器的 TCP 连接的客户端（在这种情况下，它可以通过 DHCP 请求动态获取 IP 地址），也可以用作其他客户端可以通过启动 TCP 连接来连接的"服务器"。

FT601 USB3.0的verilog驱动。搬运自opencores。 特征: FTDI FT601 USB FIFO 设备的接口。 AXI-4 总线主机，支持增量突发和多个未完成的事务（用于高性能）。 2 x 8KB FIFO（映射到 Xilinx FPGA 中的块母体）。 设计用于在 FPGA 中工作 = 100MHz（根据 FTDI FT60x 最大时钟速率）。 使用 FT60x 245 模式协议（32 位模式）。 支持 32 GPIO。 能够持续管道 AXI-4 突发读取 = 170MB/s并写入 = 230MB/s。

USB 1.1 主机控制器 此 IP 内核是一个切断的 USB 主机控制器，允许与全速 （12mbps） USB 设备通信。 IP 通过 AXI4-Lite 从机登记接口访问，用于控制、状态和数据。 要发送或接收的数据存储在某些内部 FIFO中。数据通过 AXI4-Lite 从访问。没有与此 IP 关联的 DMA 。 核心功能很好，非常小，但在执行 USB 传输所需的 CPU 周期方面效率相当低。

这是一个符合 USB 2.0 的内核。USB 2.0 允许数据传输 480 Mb/s。由于接口速度高，此内核需要外部 PHY。已经开发了适用于 USB 的行业标准 PHY 接口。此接口简称为 USB 收发器宏单元接口或 UTMI。USB 内核的主机接口将符合 WISHBONE SoC 标准。

USB3300的vrilog版本的驱动代码，搬运自外网opencores. This file is open source HDL; you can redistribute it and/or modify it under the terms of the GNU General Public License as published by the Free Software Foundation; either version 2 of the License, or (at your option) any later version. This file is distributed in the hope that it will be useful,but WITHOUT ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for more details.

用于USB3300设计的详细说明文档，包含模式和阻抗配置的寄存器说明等。 The USB3300 is an industrial temperature Hi-Speed USB Physical Layer Transceiver (PHY). The USB3300 uses a low pin count interface (ULPI) to connect to a ULPI compliant Link layer. The ULPI interface reduces the UTMI+ interface from 54 pins to 12 pins using a method of in-band signaling and status byte transfers between the Link and PHY. This PHY was designed from the start with the ULPI interface. No UTMI to ULPI wrappers are used in this design which provides a seamless ULPI to Link interface. The result is a PHY with a low latency transmit and receive time. Microchip’s low latency high speed and full speed receiver provide the option of re-using existing UTMI Links with a simple wrapper to convert UTMI to ULPI. The ULPI interface allows the USB3300 PHY to operate as a device, host, or an On-The-Go (OTG) device. Designs using the USB3300 PHY as a device, can add host and OTG capability at a later date with no additional pins. The ULPI interface, combined with Microchip’s proprietary technology, makes the USB3300 the ideal method of adding Hi-Speed USB to new designs. The USB3300 features an industry leading small footprint package (5mm by 5mm) with sub 1mm height. In addition the USB3300 integrates all DP and DM termination resistances and requires a minimal number of external components.

本文档提供了一种MLX90614在配合距离传感器使用时通过对距离和实测温度数据的拟合求出被测物真实温度的方法。 文档中被测物实际温度36.65摄氏度。

此板卡是由南京米联电子设计团队设计的一款高性能 SOC 开发板。采用了美国 XILINX 公司开 发的 XC7Z020CLG484 作为 CPU，硬件设计方案参考了安富利公司的 Zedboard，最大程度实现了软 件和硬件的兼。同时本开发板的特色是采用了 MiCore+Functional Board 的设计思路。核心板处理器 和功能模块的分离，是学习、科研、项目开发、DEMO 方案首选硬件。