2011年05月_yangtalent1206

11月 10月 09月 07月 06月 05月 04月 03月 02月

转载 KEIL编译器_C51浮点数显示、浮点数表示方法

C51里用4字节存储一个浮点数，格式遵循IEEE-754标准(详见c51.pdf第179页说明)。一 个浮点数用两个部分表示，尾数和2的幂，尾数代表浮点上的实际二进制数，2的幂代表指 数，指数的保存形式是一个0到255的8位值，指数的实际值是保存值(0到255)减去127,一个 范围在-127到+128之间的值，尾数是一个24位值(代表大约7个十进制数)，最高位MSB通常是 1，因此不保存。一个符号位表示浮点数是正或负。 浮点数保存的字

2011-05-24 01:17:00 16400

转载技术文档和资料_浮点数的表示和基本运算

通常，我们可以用下面的格式来表示浮点数SPM 其中S是符号位，P是阶码，M是尾数 对于IBM-PC而言，单精度浮点数是32位（即4字节）的，双精度浮点数是64位（即8字节）的。两者的S，P，M所占的位数以及表示方法由下表可知SPM表示公式偏移量1823(-1)S*2(P-127)*1.M12711152(-1)S*2(P-1023)*1.M1023 以单精度浮点数为例，可以得到其二进制的表示格式如下S(第31位)P(3

2011-05-24 01:09:00 1051

转载 CPLD/FPGA/Verilog_Verilog中阻塞与非阻塞的区别

在Verilog中有两种类型的赋值语句：阻塞赋值语句（“=”）和非阻塞赋值语句（“<=”）。正确地使用这两种赋值语句对于Verilog的设计和仿真非常重要。下面我们以例子说明阻塞和非阻塞赋值的区别。 　　我们先来看几段代码及其对应的电路： HDL源代码对应的RTL电路module Shifter1( Clk, D, Q3

2011-05-18 17:09:00 3379

转载 CPLD/FPGA/Verilog_高速电路设计/信号完整性的一些基本概念

1.信号完整性（Signal Integrity）：就是指电路系统中信号的质量，如果在要求的时间内，信号能不失真地从源端传送到接收端，我们就称该信号是完整的。 2.传输线（Transmission Line）：由两个具有一定长度的导体组成回路的连接我们称之为传输线，有时也被称为延迟线。 3.集总电路（Lumped circuit）：在一般的电路分析中，电路的所有参数，如阻抗、容抗、感抗都集中于空间的各个点上，各个元件上，各点

2011-05-15 17:50:00 2160 1

转载 CPLD/FPGA/Verilog_FPGA设计的四种常用思想与技巧

乒乓操作 　　“乒乓操作”是一个常常应用于数据流控制的处理技巧，典型的乒乓操作方法如图1所示。 　　乒乓操作的处理流程为：输入数据流通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区，数据缓冲模块可以为任何存储模块，比较常用的存储单元为双口RAM(DPRAM)、单口RAM(SPRAM)、FIFO等。在第一个缓冲周期，将输入的数据流缓存到“数据缓冲模块1”；在第2个缓冲周期，通过“输入数据选择单元”的切换，将输入的数据流缓存到“数据缓冲模块2”，

2011-05-15 17:28:00 2181 1

原创 CPLD/FPGA/Verilog_Verilog指令_assign用法

一、引入语法的概念 1、只有寄存器类型的信号才可以在always和initial 语句中进行赋值，类型定义通过reg语句实现。 　　2、always 语句是一直重复执行，由敏感表（always 语句括号内的变量）中的变量触发。 　　3、always 语句从0 时刻开始。 　　4、在begin 和end 之间的语句是顺序执行，属于串行语句。 二、总结下几种assign用法： 1.作为信号量输出

2011-05-15 17:20:00 12675 3