- 博客(2)
- 资源 (2)
- 收藏
- 关注
转载 建立时间和保持时间
建立时间与保持时间(两个寄存器的详细分析)(转)时钟是整个电路最重要、最特殊的信 号,系统内大部分器件的动作 都是在时钟的跳变沿上进行, 这就要求时钟信号时延差要非常小, 否则就可能造成时 序逻辑状态出错;因而明确FPGA设计中决定系统时钟的因素,尽量较小时钟的延时对保证设计的 稳定性有非常重要的意义。 建立时间与保持时间 建立 时间(Tsu:set up ti
2016-09-23 19:23:54
530
原创 CVTE专业面
1、单片机最小系统设计2、构造一个NPN,放大倍数为b1*b2复合管3、以单运放构造Y=3A-B减法器4、运放正反相输入特点:反相输入共模抑制比高5、交越失真的原因、波形:静态工作点设置不合适 削顶失真的原因:电源电压6、IGBT符号,驱动电路
2016-09-18 21:49:04
330
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人