FPGA
Chris9191
上兵伐谋
展开
-
单口RAM、伪双口RAM、双口RAM与FIFO的区别
单口RAM与双口RAM的区别在于,单口RAM只有一套地址总线和数据总线,因此读写不能同时进行。而双口RAM有两套地址总线和数据总线,读写可以同时进行。FIFO读写可以同时进行,可以看做双口。双口RAM分为伪双口RAM(Xilinx称为Simple two-dual RAM)与双口RAM(Xilinx称为true two-dual RAM)。伪双口RAM,一个端口只读,另一个端口只写;而转载 2015-08-17 18:45:54 · 1492 阅读 · 0 评论 -
Xilinx ISE生成rom/ram IP核
对于Xilinx ISE软件,rom中的数据初始化文件格式是.coe,如何得到.coe文件呢?交叉编译器生成的elf文件,可以通过objcopy工具转成bin文件,然后用工具bin2coe将其再转成coe文件,转换过程中可以对其位宽、深度进行设置。得到的coe文件格式如下,第一行表示2进制,后面表示要存的数据,用逗号隔开,最后一行末尾是分号,如下图: 如何用ISE生成rom IP核?原创 2015-08-18 18:55:14 · 20686 阅读 · 0 评论 -
如何使用synplify综合ISE Core Generate生成的IP核
Xilinx的ISE软件有自带的综合工具XST,但是我们有时候需要使用第三方的综合工具(例如Synopsys的Synplify Pro),这时候就需要在synplify上综合完之后生成edif网表文件,然后作为ISE的输入文件进行Implement。如果工程中需要ISE Core Generate生成的IP核,那么如何在synplify上综合它呢?原创 2015-10-13 22:30:32 · 8345 阅读 · 0 评论