- 博客(1)
- 收藏
- 关注
转载 《Xilinx可编程逻辑器件设计与开发(基础篇)》连载21:Spartan-6的时钟资源
原帖地址 http://xilinx.eetrend.com/blog/19575.1.2 时钟资源为了更好的控制时钟,Virtex-6器件分成若干个时钟区域,最小器件有6个区域,最大器件有18个区域。每个时钟区域高40个CLB。在时钟设计中,推荐使用片上专用的时钟资源,不推荐使用本地时钟(如逻辑产生的时钟)。每个Virtex-6的中间列包含了专门配置引脚(CFG),该
2015-01-06 18:36:36
1632
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人