时间量级——从register、L1-L3 Cache 到 restart

最新推荐文章于 2022-07-07 11:10:32 发布
最新推荐文章于 2022-07-07 11:10:32 发布
阅读量689 收藏
点赞数
文章标签： 缓存 访问时间 cache L1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yayuntian/article/details/53590865
版权

按照CPU为3.3GHz来计算

事件延时相对时间比
1个CPU周期0.3ns1s
L1访问0.9ns3s
L2访问2.8ns9s
L3访问12.9ns43s
内存访问120ns6m
固态硬盘I/O（SSD）50-150us2-6d
机械硬盘I/O1-10ms1-12m
互联网：从旧金山到纽约40ms4y
互联网：从旧金山到英国81ms8y
互联网：从旧金山到澳大利亚183ms19y
TCP包重传1-3s105-317y
OS虚拟化系统重启4s423y
SCSI命令超时30s3ky
硬件虚拟化系统重启40s4ky
物理系统重启5m32ky

以上信息摘录于【性能之巅】

yayuntian
关注
ESP32-C3入门教程——导读
小康师兄
09-13 5万+
一、环境篇 ESP32-C3入门教程 环境篇①——简单介绍与软硬件准备 ESP32-C3入门教程 环境篇②——Windows开发环境准备 ESP32-C3入门教程 环境篇③——VS Code IDE快速入门 二、基础篇 ESP32-C3入门教程 基础篇①——GPIO口控制 ESP32-C3入门教程 基础篇②——PWM控制 ESP32-C3入门教程 基础篇③——ADC输入 ESP32-C3入门教程 基础篇④——串口通信 ESP32-C3入门教程 基础篇⑤——SPI通信 ESP32-C3入门教程 基础篇⑥——I
docker-compose 搭建RocketMQ 5.1.0 集群（双主双从模式） | Spring Cloud 28
gmHappy
03-22 1万+
网上关于`Docker`搭建`RocketMQ`单机&集群的版本一般都是`4.X`。关于最新的`5.X`版本，官方给出的示例都是基于物理机&虚拟机实现，不便于我们我们日常开发使用，而且官方镜像 https://hub.docker.com/r/apache/rocketmq 中也没有关于容器化使用的介绍。 本章的目的：展示基于`docker-compose` 搭建`RocketMQ 5.1.0`集群，及一些部署在部署过程中的注意事项，方便大家对新版本的尝鲜与使用。
计算机中内存、cache和寄存器之间的关系及区别
u014074954的博客
07-28 1万+
1. 寄存器是中央处理器内的组成部份。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。在中央处理器的控制部件中，包含的寄存器有指令寄存器(IR)和程序计数器(PC)。在中央处理器的算术及逻辑部件中，包含的寄存器有累加器(ACC)。 2. 内存包含的范围非常广，一般分为只读存储器（ROM）、随机存储器（RAM）和高速缓存存储器（cache）。 3. 寄存器是CPU内部的元件，
cache和register的区别
chinamaoge的博客
07-20 3117
cache： 为高速数据缓冲区，包含已经被发射到储存单元二还没有完成的储存操作的地址和数据，因为这些数据经常使用，保存在cache中比访问内存中速度要快， 使用的是SRAM作为物理存储介质，SRAM是门电路组成D锁存器组成的，不需要提供电流不停的去刷新数据， register： register是CPU拥有的一小块数据空间，也是CPU能直接操作的数据，操作指令空间，寄存器的基本单元是 由C...
深入浅出cache写策略
Herok
08-20 1万+
随着计算机行业的飞速发展，CPU的速度和内存的大小都发生了翻天覆地的变化，在处理器速度不断增加的形势下，处理器处理数据的能力也得到大大提升。数据是存储在内存中的，内存吞吐率虽然得到很大的提升，但是相对于处理器来讲，仍然非常慢。处理器要从内存中直接读取数据都要花大概几百个时钟周期，在这几百个时钟周期内，处理器除了等待什么也不能做。在这种环境下，才提出了Cache的概念。计算机中常见的存储介质如图1所...
几行C代码剖析Cache参数
Herok
08-20 2326
Cache的容量一般都很小，即使是最大的三级 Cache（L3）也只有20MB ～30MB。cache加快了CPU对内存的读写速率，CPU第一次执行需要将数据时候需要从主存-->L3 Cache--->L2 Cache -->L1 Cache传递到CPU的计算单元。cache分成多个组，每个组分成多个行，linesize是cache的基本单位，从主存向cache迁移数据都是按照l...
CUDA ---- Memory Model
weixin_30912051的博客
06-09 510
Memory kernel性能高低是不能单纯的从warp的执行上来解释的。比如之前博文涉及到的，将block的维度设置为warp大小的一半会导致load efficiency降低，这个问题无法用warp的调度或者并行性来解释。根本原因是获取global memory的方式很差劲。 众所周知，memory的操作在讲求效率的语言中占有极重的地位。low-latency和high-bandwidth...
Docker compose up -d 与 Docker restart 的区别
ginkov的博客
07-07 1万+
在现场修改 docker 容器的代码或配置时，docker-compose up -d 和 docker restart 的区别。
Spring Boot（三）：工具（1）——spring-boot-devtools
lsxf_xin的专栏
04-18 1万+
加入依赖：    <dependency> <groupId>org.springframework.boot</groupId> <artifactId>spring-boot-devtools</artifactId> <optional>true</optional> </de
CentOS7登录安全修复——密码复杂度-登录限制-root限制登录
yang18600的博客
12-29 7653
CentOS7登录安全修复——密码复杂度-登录限制-root限制登录
计算机缓存Cache以及Cache Line详解
热门推荐
Master-TJ的个人博客
06-06 8万+
1.计算机存储体系简介 存储器是分层次的，离CPU越近的存储器，速度越快，每字节的成本越高，同时容量也因此越小。寄存器速度最快，离CPU最近，成本最高，所以个数容量有限，其次是高速缓存（缓存也是分级，有L1，L2等缓存），再次是主存（普通内存），再次是本地磁盘。 寄存器的速度最快，可以在一个时钟周期内访问，其次是高速缓存，可以在几个时钟周期内访问，普通内存可以在几十个或几百个时钟周...
CPU 的Cache 和Latency
DigBug的专栏
02-28 5926
CPU 速度的进展，一直比记忆体的速度进展要来得快。在 IBM PC XT 的时代，CPU 和记忆体的速度是差不多的。不过，后来 CPU 的速度就愈来愈快。再加上 DRAM 需要 refresh 才能保存资料的特性，DRAM 很快就跟不上 CPU 的速度了。现在的 CPU 都利用了 pipeline 的方式，可以每个 cycle 都 issue 一个（甚至多个）指令，再加上现在的 CPU 时脉也比
c语言 l1缓存,register变量是存放在L1缓存里面的吗？
weixin_34303763的博客
05-20 187
该楼层疑似违规已被系统折叠隐藏此楼查看此楼所谓"建议"是指程序员希望编译器将该变量编译为寄存器变量, 而该变量是占用memory还是register依然取决于编译器高不高兴. 这一点和inline有相似之处.比如我们来看如下代码:int main(void){register unsigned int a1 = 0;register unsigned int a2 = 0;register un...
三十七、L1，L2，L3 Cache究竟在哪里
I want to know a little more.
01-30 7841
很多人有个疑问，为什么Intel系列CPU在2005年后可以力压AMD十多年？优秀的Cache设计和卓越的微架构是主要的原因。大多数高层程序员认为 Cache 是透明的，CPU可以很聪明地安排他们书写的程序，不需要关心数据是在内存中还是在Cache里。 他们也许是对的，大部分时间Cache都可以安静的工作。但对于操作系统、编译软件、固件工程师和硬件工程师来说，Cache则需要我们特别关照。现在越来...
c++缓存优化
qq_39751437的博客
05-27 1485
CPU缓存有多级缓存，比如L1, L2, L3等： L1容量最小，速度最快，每个核都有L1缓存，L1又专门针对指令和数据分成L1d(数据缓存),L1i(指令缓存)。 L2容量比L1大，速度比L1慢，每个核都有L2缓存。 L3容量最大，速度最慢，多个核共享一个L3缓存。 在缓存和主存之间，数据是按固定大小的块传输的 该块称为缓存行(cache line)。 cpu从来都不直接访问内存, 都是通过cache间接访问内存，每次访问内存时先查看cache中是否有对应地址的数据，如果cache中没有则先分配一个c
CPU缓存——L1＋L2详解
thewayma的专栏
10-03 3768
  CPU缓存（CacheMemory）是位于CPU与内存之间的临时存储器，它的容量比内存小但交换速度快。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直接从缓存中调用，从而加快读取速度。由此可见，在CPU中加入缓存是一种高效的解决方案，这样整个内存储器（缓存+内存）就变成了既有缓存的高速度，又有内存的大容量的存储系统了。
简要总结计算机各种延时（寄存器、cache、内存、磁盘）
jizhu4873的博客
11-22 3591
  Register寄存器 寄存器是中央处理器的组成部份，可用来暂存指令、数据和位址。通常有通用寄存器，如指令寄存器IR、程序计数器(PC)、累加器(ACC)、堆栈指针寄存器(SP)等，另外还有状态寄存器(标记状态Z、N、V、C)。寄存器最靠近CPU，随取随用，速度最快。 Cache 即高速缓冲存储器，位于CPU与内存之间，容量小但速度快。由于CPU快而内存慢，CPU不存在直接读/写内存的...
CPU访问各个部件的延时时长
u014089131的博客
03-02 3468
转载：http://www.lenky.info/archives/2012/07/1784 对cpu访问操作时间有个大概认识，对性能优化以及效率能有个更清晰的认识，例如调度器负载均衡时优先在调度组内进行，然后才是调度域。 被普遍引用得比较多的数据如下： L1 cache reference 0.5 ns Branch mispredict 5 ns L2 cache ref
L1 Cache(一级缓存)
hdanbang的专栏
05-10 2万+
CPU缓存（Cache Memory）是位于CPU与内存之间的临时存储器，它的容量比内存小的多但是交换速度却比内存要快得多。缓存的出现主要是为了解决CPU运算速度与内存读写速度不匹配的矛盾，因为CPU运算速度要比内存读写速度快很多，这样会使CPU花费很长时间等待数据到来或把数据写入内存。在缓存中的数据是内存中的一小部分，但这一小部分是短时间内CPU即将访问的，当CPU调用大量数据时，就可避开内存直
sudo systemctl daemon-reloadsudo systemctl restart docker
最新发布
07-25
在确认单位文件已正确加载之后，可以使用 `sudo systemctl restart docker` 来重新启动Docker服务。这会确保任何可能因配置更改而未正常运行的服务得到重新启动。 ```bash sudo systemctl restart docker ``` **...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值