VHDL期末复习2

• 运算符

运算符具有高低优先级

加+，减-，乘*，除/，乘方**，取模MOD，取余REM，取绝对值ABS，算术左移SLA，算术右移SRA

注意：

1. a REM b 运算结果与a同符号；a MOD b运算结果与b同符号，其绝对值小于b的绝对值

2. 加法减法乘法及除数为2的n次幂时的除法算法才能综合成电路

• 基础语法

1. 并行语句

并行语句常包括以下七种：

赋值语句、条件赋值语句、选择信号赋值语句、进程语句、元件例化语句、生成语句、子程序调用语句

• 赋值语句

（1）可在不同进程中读取一个信号

（2）在同一进程中对同一信号多次赋值，最后一次有效

（3）不能在不同进程中对同一信号进行赋值

（4）在进程与子程序外是并行的，在内部是顺序的

• 条件赋值语句

example：

z <=  a WHEN p1=‘1’ ELSE
      b WHEN p2=‘1’ ELSE
      c;

p1为1时，a赋值给z；

p2为1时，b赋值给z；

以上条件都不满足时，c赋值给z。

与IF语句的区别：

（1）IF只能在进程内使用，且不一定要有else语句；when-else一定要有else语句；

（2）when-else不能嵌套，只有当用进程语句、IF语句和Case语句难以描述时，才使用条件语句。