- 博客(2)
- 收藏
- 关注
RSS订阅原创 如何使用Verilog生成随机数
输入：时钟信号，复位信号，重新加载信号，种子输出：随机数输入一个种子32位，输出16位随机数；选取时钟，复位，重新加载种子。
2023-07-24 09:52:34
3103
原创 Vitis IDE fatal error:platform.h No such file or directory解决
Vitis IDE fatal error:platform.h No such file or directory解决
2022-07-25 03:00:06
2240
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人