[小试牛刀-习题练]《计算机组成原理》之存储系统

一、选择题

1.【存储器-小端规则和大端规则】某计算机采用大端方式，按字节编址。某指令中操作数的机器数为1234 FF00H，该操作数采用基址寻址方式，形式地址（用补码表示）为FF12H，基址寄存器的内容为F000 0000H，则该操作数的LSB（最低有效字节）所在的地址是   D   。

A.F000 FF12H     

B.F000 FF15H    

C.EFFF FF12H     

D.EFFF FF15H 

在基址寻址方式下，操作数的有效地址是寄存器的值加上形式地址，形式地址就是偏移量。

首先对形式地址补位数便于计算，即为FFFFFF12H

计算得到操作数的地址是F00000000H+FFFFFF12H=EFFFFF12H。（计算结果保留二进制的32位，16进制的8位）

采用大端方式，也就是存储器低字节地址单元存放数据最高字节。（注意小端方式是存储器低字节地址单元存放数据最低字节）

这里按字节编址的话，每个存储单元放8位二进制，也就是2位16进制，因此得到：

12H放的地址是FFFFFF12H

34H放的地址是FFFFFF13H

FFH放的地址是FFFFFF14H

00H放的地址是FFFFFF15H

---

【小端规则和大端规则】

• 低地址的单元存放低位字节，高地址的单元存放高位字节——小端规则
• 低地址的单元存放高位字节，高地址的单元存放低位字节——大端规则

  ---

  例题：按照小端及大端存放规则，写出数据 ABCD1234H 在连续4个内存单元（00050H~00053H）中的存放 结果。

小端规则
00050	34
00051	12
00052	CD
00053	AB

大端规则
00050	AB
00051	CD
00052	12
00053	34

2.【存储器类型】下列存储器中，在工作期间需要周期性刷新的是 （B）

A.SRAM 

B.DRAM 

C.ROM 

D.FLASH

（动态MOS存储器为DRAM，需要周期性刷新）

---

ROM只读存储器——掉电后信息可以保留。一般用作系统程序存储。    

     

RAM随机存储器——一般用作用户程序存储。

静态读写存储器(SRAM) ——当设备保持供电时，SRAM中存储的数据保持不变；掉电时，其存储的数据丢失存取速度快。

动态读写存储器(DRAM)—— 靠电容存储信息，信息保持短暂，易丢失;为防止丢失，必须定期刷新；存储容量比SRAM大。

3.【存储器类型】下列有关 RAM 和 ROM 的叙述中，正确的是 。 I．RAM 是易失性存储器，ROM 是非易失性存储器 II．RAM 和 ROM 都采用随机存取方式进行信息访问 III．RAM 和 ROM 都可用作 cache IV．RAM 和 ROM 都需要进行刷新      A

A仅 I 和 II 

B仅 II 和 III 

C仅 I、II 和 IV 

D仅 II、III 和 IV

 1和2正确，3中Cache需要多次读写，ROM不适用于Cache，4中ROM不需要刷新

4.【存储器-高速缓冲存储器】以下cache的关键技术中，哪一种技术是解决Cache满后如何处理数据的。（  C  ）

A.数据查找     

B.地址映射 

C.替换策略    

D.写入策略  

5.【存储器-高速缓冲存储器】主存到cache的映射不需要替换策略的是（   A    ）。

• A  直接映射方式
• B  全相连映射方式
• C  组相联映射方式
• D  以上三种映射方式

直接相联映射中每一个主存块地址只能映射到cache固定的行，需要替换的话直接替换对应的行就行，不需要替换策略。

6.【存储器-CPU访存过程-课本习题】下列命中组合情况中，一次访存过程中不可能发生的是(  D)
A.TLB 未命中，cache 未命中，Page 未命中
B.TLB 未命中，cache 命中，Page命中
C.TLB命中，cache未命中，Page命中
D.TLB命中，cache命中，Page未命中

7.【存储器-页式虚拟存储器-课本习题】某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理方式，页面大小为4KB，TLB(快表)采用全相联映射，有4个页表项，内容如表所示：

有效位	标记	页框号	...
0	FF180H	0002H	...
1	3FFF1H	0035H	...
0	02FF3H	0351H	...
1	03FFFH	0153H	...

则对虚拟地址 03FFF180H进行虚实地址转换的结果是（A）

A.0153180H    B.0035180H   C.TLB 缺失   D.缺页

解析：A  按字节编址，主存大小是256MB=228B，虚拟地址空间大小是4GB=232B, 页面大小是4KB=212B。

由于按字节编址，页偏移字段的位数是12位（对应于3位16进制数），物理页号字段的位数是28-12=16位（对应于4位16进制数），虚拟页号字段的位数是32-12=20位（对应于5位16进制数），页偏移字段保持不变，虚拟地址的虚拟页号字段是03FFFH,查到表中的标记的有效位是1，将此换成物理页号（表中的页框号），即为0035H，最终虚实地址转换的结果是0153180H，选A。

8.【主存储器与CPU的连接】某存储器容量为32K×16位，则（  C    ）。

A  地址线为16根，数据线为32根

B  地址线为32根,数据线为16根

C  地址线为15根，数据线为16根

D  地址线为15根，数据线为32根

1K=，  一共有32K=存储单元(地址线15根) ， 每个存储单元包含16位（数据线16根）

二、填空题

9.【存储器的主要指标】： 存储器的容量、访问速度、成本

10.【存储器的组织形式】：存储单元数目x存储字长

  如210 x 8  该存储器有 10位地址总线，共有1024个存储单元，每个存储单元存储8位。

11.【页式虚拟存储器】替换策略有什么？先进先出法、 最不经常使用方法---LFU 、近期最少使用法--- LRU

12.【高速缓冲存储器】主存与Cache的地址映射有三种映射方式，分别是：全相联映射、直接映射和组相联映射

13.【高速缓冲存储器】Cache的基本思想是在处理器附近增加一个隐藏的小容量快速存储器，将主存中经常访问的热数据的副本存放在cache中。经常访问的热数据的　　副本　　存放在cache中。

三、简答题

14.存储器访问的局部性原理是什么？

程序局部性---程序仅需访问内存很小一部分空间

空间局部性: 某内存区域刚被访问，很快其相邻区域有可能被访问

时间局部性: 某内存区域刚被访问，很快该区域可能会被重复访问。

15.【高速缓冲存储器】列出cache的关键技术？

数据查找：如何判断数据在cache中

地址映射 ：主存数据如何放置到cache行/槽中

替换策略 ：cache满后如何处理

写入策略 ：如何保证cache与memory的一致性

16.设置Cache的目的是什么? CPU如何访问Cache与主存?

高速缓冲存储器的主要目的是为了解决主存与CPU之问速度不匹配的问题。

CPU给出主存地址(块地址，块内地址)，主存块地址为关键字进行查找如相符表示副本在cache中，命中，访何cache否则数据缺失，访问主存

17.SRAM和DRAM各自的特点是什么?

SRAM集成度较低，功耗较大。DRAM集成度较高，功耗也较低。SRAM存放的信息在不停电的情况下能长时间保留不变，只要不掉电所保存的信息就不会丢失。而DRAM保存的内容即使在不掉电的情况下隔一定时间后也会自动消失，因此要定时对其进行刷新。

四、综合题

18.设计一个容量为2KB的存储器需要几片128×8位的存储芯片？ 画出其容量扩展框图。

19.设计一个容量为16K×16位的存储器需要几片4K×8位的存储芯片？ 画出其容量扩展框图。

20.有一个 1M×16 位的存储器，由 256K×8 位的 DRAM 芯片构成。 问：

(1)总共需要多少 DRAM 芯片？

(2)设计此存储体组成框图。