- 博客(2)
- 收藏
- 关注
RSS订阅原创 异步FIFO：Verilog代码设计与实现
1.异步FIFO的定义FIFO：First in first out的缩写，即先进先出，可以理解为一个双端口ram。异步fifo是指读写时钟不一样，有两个时钟信号，分别是读时钟信号和写时钟信号。与之对应的是同步fifo，它的读和写都由同一个时钟触发，只有一个时钟信号。2.FIFO用途首先做一个类比：把FIFO类比为一个蓄水池，该蓄水池有进水口和出水口。当进水量大于出水量时，可以把多余的水存入蓄水池中。当出水量大于进水量时，可以从蓄水池中取出水。由于受到重力的作用，从进水口先进入的水肯定先从出水口出来。
2021-12-25 11:04:41
2417
原创 自己动手写CPU：readmemh函数读不到rom.data文件的数据
在学《自己动手写CPU》的时候，可能会遇到信号一直处于未知态的现象，本文对该现象可能的原因做了分析。
2021-12-11 17:08:55
3244
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人