2014年08月_天一涯

10月 09月 08月 01月

原创 USRP中的半带滤波器

I will explain the RX side, the TX side is basically the same.small_hb_dec is the short filter which works at the higher rate. There are 2 of them instantiated, one for I and one for Q. It has 7 tap

2014-08-29 11:02:27 919

原创 USRP母板上处理器的作用

The aeMB processor is a fully synthesized CPU that forms the heart of the USRP2 FPGA system-on-a-chip design. It performs configuration and status reporting for all the FPGA peripherals, manages the

2014-08-29 11:00:52 1428

原创 USRP2 FPGA debugging

USRP2 FPGA debuggingThere's a debug port (MICTOR connector) on the USRP2 (J301) which you can route signals to for debugging. It's connected to the 32-bit wire "debug" in u2_core.v. Just conne

2014-08-28 21:15:01 948

转载关于FPGA中的块RAM和分布式RAM

在Spartan-3系列FPGA中使用LUT构建分布式RAM

2014-08-15 19:42:14 13601

转载在ISE下分析和约束时序

1. 在ISE下分析和约束时序 3.1 ISE的时序约束工具入门像TimeQuest一样，ISE软件工具也有自己的时序约束及分析工具。ISE界面的processes当中，有一个user constraints列表，其中的Creat Timing Constrain可以提供用户添加指定的时序约束。ISE使用的时序约束信息跟其他的物理约束，电气约束等信息全部都放置在后

2014-08-13 20:23:09 30481

转载通过文件读写方式实现Matlab和Modelsim的联合仿真

虽然Modelsim的功能非常强大，仿真的波形可以以多种形式进行显示，但是当涉及到数字信号处理的算法的仿真验证的时候，则显得有点不足。而进行数字信号处理是Matlab的强项，不但有大量的关于数字信号处理的函数，而且图形显示功能也很强大，所以在做数字信号处理算法的FPGA验证的时候借助Matlab会大大加快算法验证的速度。关于Matlab和Modelsim联合仿真，我从网上看到两种方

2014-08-13 19:09:18 1254

原创对ISE仿真的理解

ISE的仿真分为仿真又分这四种 -behavioural,post-translate,post-map,post-route。behavioural 就是我们一般说的行为仿真或者功能仿真，也叫前仿，其他3种都叫后仿。behavioural仿真只是对功能进行测试，不包含任何门电路及线路的延迟信息，也就是说，功能仿真通过只代表功能正确性，但如果代码书写有不合理的地方，就有可能有因为布线导致的

2014-08-13 18:47:03 7049

原创 FPGA开发的基本流程

典型FPGA开发流程与注意事项FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。典型FPGA的开发流程一般如图4.1.1所示，包括功能定义/器件选型、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。1)、功能定义/器件选型在FPGA设计项目开始之前，必须有系统功能的定义和模块的划分，另外就是要根据任务要求，

2014-08-13 16:39:47 8316 1

转载一个xilinx IP的思考

http://www.eefocus.com/walkie/blog/09-08/174703_f49d6.html一个朋友问起了xilinx内部IP的调用以及使用的问题，于是整理了一下，放在这里。当时的问题是浮点除法器IP可以设置他的延迟从0～28，那么是不是延迟28的时序会更好，因为相当于做了一个28级的流水。不过相对而言，面积会更大。这是和朋友讨论的最初的结果。但是调用了这个浮点

2014-08-13 11:27:01 3340