SPI理解

十一月十五号 重新理解SPI协议

（1）
1 四线 MISO MOSI CS CLK
2.三线 SD0 SD1 CS CLK

四线变三线 是指将MISO MOSI 合并为一根线 然后就变成了两根传送数据的线路 然后在数据的前面加一位来决定是输入还是输出 数据格式有变化

（2）
下面是重新再网络上理解SPI协议

3.2.3 CPOL极性
先说什么是SCLK时钟的空闲时刻，其就是当SCLK在数发送8个bit比特数据之前和之后的状态，于此对应的，SCLK在发送数据的时候，就是正常的工作的时候，有效active的时刻了。
先说英文，其精简解释为：Clock Polarity = IDLE state of SCK。
再用中文详解：
SPI的CPOL，表示当SCLK空闲idle的时候，其电平的值是低电平0还是高电平1：
CPOL=0，时钟空闲idle时候的电平是低电平，所以当SCLK有效的时候，就是高电平，就是所谓的active-high；
CPOL=1，时钟空闲idle时候的电平是高电平，所以当SCLK有效的时候，就是低电平，就是所谓的active-low；
3.2.4 CPHA相位
首先说明一点，capture strobe = latch = read = sample，都是表示数据采样，数据有效的时刻。相位，对应着数据采样是在第几个边沿（edge），是第一个边沿还是第二个边沿，0对应着第一个边沿，1对应着第二个边沿。
对于：