- 博客(2)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 CH32 STM32 F1系列PA15引脚的用法
摘要：某电路板芯片复位引脚连接PA15后无法控制，测试发现时钟保持低电平。经查因PA15默认被JTAG功能占用，需禁用JTAG才能正常使用该引脚，但会导致SWD调试功能失效，需改用串口下载程序。解决方法为在代码中启用GPIOA和AFIO时钟后，执行引脚重映射配置语句禁用JTAG功能。
2025-09-23 09:10:30
179
原创 allegro ddr3走线的相关操作
本文介绍了Xilinx 7系FPGA中DDR3接口的实现方法及Allegro布线技巧。第一部分详细说明了使用MIG IP核时DDR3引脚的分配方案，包括数据引脚与地址控制引脚的分组原则，以及内部参考管脚的使用限制。第二部分重点讲解了在Allegro中进行DDR3布线的完整流程：包括OrCAD中设置可交换引脚组、布线时的长度匹配要求（数据组20mil误差，地址组50mil），以及完成布线后网表回退到原理图的步骤。文章通过图文结合的方式，为FPGA DDR3接口设计与PCB布线提供了实用指导。
2025-08-25 15:59:34
625
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人