- 博客(24)
- 收藏
- 关注
RSS订阅原创 eMMC5.1 Power‑Off Notification（断电通知，EXT_CSD [34]）
eMMC断电通知机制是确保数据安全的关键协议：主机通过EXT_CSD[34]寄存器发送断电预警（0x02短时/0x03长时），让设备在GENERIC_CMD6_TIME或POWER_OFF_LONG_TIME超时前完成缓存数据落盘。休眠模式（0x04）需保持VCCQ供电，完整断电需先退出休眠。该机制要求严格遵循流程：声明支持（初始设0x01）→发送通知→等待DAT0就绪→断电，避免HPI中断干扰。与突发掉电相比，有序通知可显著降低数据损坏风险，但旧驱动未实现该功能时仍存在隐患。开发者需注意休眠状态电源管理、
2026-08-11 14:16:33
356
原创 emmc协议（1）--- eMMC相关名词释义
本文基于eMMC协议文档JESD84-B51及实际工作经验，系统梳理了eMMC存储技术的关键术语与工作原理。主要内容包括：1）三大地址空间定义（映射/未映射主机地址空间、私有厂商空间）；2）存储单元结构（页/块/平面）及其操作特性；3）核心寄存器功能（CID/CSD/OCR等）与初始化流程；4）高速接口模式（HS200/HS400）的时序优化机制；5）数据安全特性（RPMB/写保护/安全擦除）；6）性能优化技术（TRIM/DISCARD/垃圾回收）。特别解析了CRC校验、队列管理、信号完整性等工程实践要点，
2025-11-26 18:30:01
1452
原创 【LPDDR5学习 - 2】--- 功能框图、引脚定义描述
符号类型描述备注CK_t, CK_c输入差分时钟输入，所有 DDR 命令 / 地址输入在 CK_t 和 CK_c 的交叉点（上升沿和下降沿）采样；SDR 输入的 CS 在 CK_t（CK_c）的上升沿（下降沿）采样。在功能框图中分为 Ch.A 和 Ch.B 两个通道的时钟实现通道级的时钟控制。CS输入芯片选择信号，属于命令编码的一部分，在 CK_t（CK_c）的上升沿（下降沿）采样，掉电或深度睡眠模式下为异步信号。在框图中每个通道内有两个片选信号，
2025-11-13 11:16:43
2856
原创 【LPDDR5学习 - 1】--- KEY FEATURE
本文总结了LPDDR5内存的关键技术特性：采用双数据速率架构和差分时钟信号(WCK/CK)实现高速传输；支持多种工作模式（16bank/bank-group）；通过DBI、DM等机制优化功耗；提供可配置的突发长度、驱动强度和刷新模式；采用多电压域(1.8V/1.05V/0.9V/0.5V)设计；包含WCK2CK电平调整、CA校准等时序校准功能。这些特性共同提升了LPDDR5在带宽、功耗和可靠性方面的表现，适用于移动设备等低功耗场景。
2025-11-12 14:34:36
1298
原创 LPDDR4与LPDDR4X的区别
LPDDR4X是LPDDR4的升级版本，核心改进在于I/O电压从1.1V降至0.6V，功耗降低17%，传输速率提升33%至4266MT/s，单封装容量从8GB增至12GB。两者在封装、信号完整性和兼容性上存在差异，LPDDR4X更适合高端移动设备，而LPDDR4更具性价比优势。实际应用中，LPDDR4X在续航、发热控制和重负载表现更优，但需根据设备兼容性和实际需求选择。两者将长期共存，服务于不同定位的智能终端市场。
2025-11-12 10:41:55
2932
原创 【LPDDR4 - 学习五】LPDDR4 介绍 —— MR和IO结构
本文介绍了LPDDR4/LPDDR4X的LVSTL I/O系统，重点分析了其阻抗校准机制。系统采用下拉到VSSQ的LVSTL结构，通过ZQ引脚连接240Ω电阻进行校准，分步骤调节上下拉驱动强度以达到目标阻抗值。同时概述了模式寄存器定义，指出其读写属性标记方式，并说明后续将详细解析各寄存器的具体用途。内容涉及LPDDR4的电气特性和寄存器配置等关键技术要点。
2025-10-22 15:15:05
1237
原创 【LPDDR4 - 学习四】LPDDR4 介绍 —— 寻址、pin定义、命令真值表
LPDDR4内存架构解析：文章详细剖析了LPDDR4 SDRAM的寻址结构和操作机制。核心要点包括：1）双通道架构设计，每个Die包含两个独立通道（A/B），通过BA[2:0]实现Bank选择；2）详细地址映射机制，包括行地址R[13:0]/R[16:0]和列地址C[9:0]的组合方式；3）关键参数计算，如Page Size（2048B/1024B）、预取深度（256b/128b）等；4）命令执行机制，采用双周期命令结构（如ACT-1+ACT-2），通过CS和CA[5:0]引脚组合实现操作控制；5）与LPD
2025-10-22 14:17:47
2762
4
原创 【LPDDR4 - 学习三】LPDDR4 介绍 —— 基本架构和特性简介
本文介绍了内存的基本架构与LPDDR4的特性。内存通过bank、rank和DIMM条组织，多个bank共享地址线，rank由多个芯片组成，多通道设计可提升访问速度。LPDDR4采用双通道、8bank结构，支持双数据速率、差分信号和多种低功耗模式，包含16/32突发长度、写均衡、温度补偿刷新等功能。其关键特性包括无DLL设计、1.1V/1.8V多电压域和3.9μs刷新频率，适用于高带宽低功耗场景。
2025-10-21 20:09:11
2148
原创 【LPDDR4 - 学习一】LPDDR4 介绍 ——LPDDR 的发展历程
LPDDR系列内存发展历程及其关键技术演进 摘要：LPDDR系列内存作为移动设备的核心组件，在平衡性能与功耗方面持续创新。从2006年首代LPDDR（1.8V/800Mbps）到2014年里程碑式的LPDDR4（1.1V/4266Mbps），每代产品都通过电压优化、架构升级实现性能突破。LPDDR4引入分离电源域、增强校准机制等创新技术，成为移动内存的经典架构模板，为后续LPDDR4X（0.6V）和LPDDR5（6400Mbps）奠定基础。该系列发展历程展现了移动设备在算力需求与功耗限制间的持续平衡，推动了
2025-10-21 14:42:46
2379
原创 【LPDDR4 - 学习二】LPDDR4 介绍 ——LPDDR4 芯片引脚说明解析
本文系统解析了LPDDR4内存芯片的引脚定义与特性，重点介绍了272球POPFBGA封装的双通道架构。内容涵盖电源管理（三级供电架构与上电时序）、控制信号（差分时钟与复用命令总线）、数据接口（16位双向数据总线与选通信号）以及校准复位等核心模块。通过表格详细列明了各引脚电压范围、功能定义及工程注意事项，并附有典型封装球位分布图。全文基于JEDEC标准，为移动设备内存设计提供全面的硬件参考，特别强调电源时序控制、信号完整性及抗干扰设计等关键点。
2025-10-14 17:02:37
2431
原创 eMMC（十）—— 核心寄存器与命令速查：JESD84-B51 附录精华
这篇文章为eMMC开发者提供了一套高效的速查工具，帮助快速定位寄存器地址和命令参数。主要内容包括：1）核心寄存器和命令的分类速查表，涵盖基础寄存器、EXT_CSD扩展寄存器和标准命令；2）高频场景的实战组合方案，如配置HS400模式和读RPMB分区等；3）使用建议，包括状态查错方法和官方文档对照。文章提炼自JESD84-B51标准文档，提供结构化索引和实战贴士，可有效减少开发中的文档查阅时间。
2025-10-10 16:56:23
774
原创 eMMC（九）—— 版本演进与兼容性：从 4.1 到 5.1 的关键差异指南
本文解析eMMC从4.1到5.1版本的核心演进与兼容性规则。关键版本差异包括：4.1奠定基础架构（52MB/s），4.4引入DDR模式（104MB/s），5.0新增HS200（200MB/s），5.1实现HS400（400MB/s）并增强安全功能。兼容性遵循"向下兼容"原则，新eMMC在旧设备上需降速使用（如禁用HS400），而旧eMMC在新设备上无法启用新特性。选型建议：物联网用4.5（低功耗），中端设备选5.0，高端设备用5.1，旧设备升级需注意电压匹配。当前5.1版本仍是性能与兼容
2025-10-10 16:39:30
1577
原创 eMMC（八）—— 实战调试指南：命令、日志与兼容性问题
摘要： 本文基于JEDEC标准JESD84-B51.pdf，系统介绍eMMC调试全流程。针对“时好时坏”问题（识别异常、高速模式掉速等），提出“三板斧”方法：1）基础调试命令（CMD0/CMD1/CMD2验证识别，CMD13查状态，CMD17/CMD24测读写）；2）日志分析（解析DeviceStatus和EXT_CSD异常事件定位根因）；3）兼容性排查（电压/时序/命令顺序匹配）。重点讲解HS200/HS400配置（CMD6/CMD21）、信号完整性要求及常见硬件（PCB走线）与软件（块长度/状态机）问题
2025-10-10 16:29:48
1871
原创 eMMC（七）—— 时序与电气特性：硬件设计的 “底层规则书”
电源检查VCC 和 VCCQ 电压组合符合 Table 199；上电顺序：VCC 先于 VCCQ，断电顺序相反；时序检查HS200 必须调谐（CMD21），HS400 必须用 DS 线 + 8 位总线；时钟抖动≤0.1UI（HS200/HS400）；信号检查驱动强度选 Type 1/Type 2（默认 Type 0）；总线电容≤30pF（CLK/CMD/DAT）、≤25pF（DS）；环境检查温度等级匹配场景（商业 / 工业级）；
2025-10-10 13:59:35
1545
原创 eMMC（六）—— 错误处理与可靠性机制：ECC、CRC 与故障恢复
《eMMC5.1全链路可靠性机制解析》 摘要：本文基于JEDEC标准JESD84-B51，系统剖析eMMC5.1的四大核心可靠性机制： 传输层：CRC7/16校验防护总线传输错误（命令/数据位翻转）； 存储层：硬件ECC纠错Flash物理缺陷（单bit修复/多bit检测）； 业务层：可靠写（ReliableWrite）保障断电时数据原子性； 恢复层：HPI中断机制实现长耗时操作快速恢复。 通过标准文档条款与实战场景对照，详解各机制原理、错误处理流程及典型避坑指南（如DDR模式双CRC校验、可靠写地址对齐等）
2025-10-10 11:17:34
1854
原创 eMMC（五）—— 高级功能：从性能优化到动态管理，解锁 eMMC 全部潜力
本文深入解析eMMC5.1的6大高级功能：缓存机制（减少读写延迟）、命令队列（提升总线利用率）、动态容量管理（延长寿命）、上下文管理（任务优化）、数据标签（关键数据保障）和FFU（在线升级）。通过JEDEC标准文档依据，详细说明各功能的原理、配置流程和实战注意事项，如缓存需手动刷新防数据丢失、命令队列需唯一TaskID等。这些功能需根据应用场景（手机/工业/物联网）选择性启用，以最大化eMMC的性能和可靠性。
2025-10-10 10:15:42
1557
2
原创 eMMC（四）—— 安全机制：从 RPMB 加密到 Secure Erase，守护敏感数据的每一环
摘要： 本文深入解析eMMC的五大安全机制，确保嵌入式设备敏感数据的机密性、完整性和可用性。核心包括： RPMB认证分区：通过HMAC-SHA256和防重放计数器保护敏感数据，需先烧录密钥才能读写； 多层写保护：分永久、上电、临时三级，防止Boot分区等关键数据被篡改； 数据安全清除：支持Secure Erase和Sanitize，彻底删除数据不留痕； 密码锁：上电自动锁定，需密码解锁或强制擦除； 安全协议透传：兼容SCSI等外部安全标准。 文中结合JEDEC标准（eMMC5.1）详解流程，并给出RPMB密
2025-09-30 17:45:09
1519
原创 eMMC（三）—— 工作模式：从启动到高速传输，拆解设备的 “工作状态切换术”
本文详细解析了eMMC的5种核心工作模式（启动、识别、中断、数据传输、休眠），重点介绍了启动模式中的普通启动和备选启动流程，以及设备识别模式中的电压验证和地址分配机制。在数据传输模式部分，详细讲解了读/写/擦除操作流程，并重点分析了HS200/HS400高速模式的切换技巧。文章还介绍了中断模式和休眠模式的特点及应用场景，最后预告了下篇将探讨eMMC安全机制。全文结合官方标准，通过类比和实例说明，帮助读者深入理解eMMC工作原理及调试要点。
2025-09-30 16:39:38
1193
原创 eMMC（二）—— 分区管理：从出厂默认到自定义配置，一篇吃透所有细节
本文深入解析eMMC存储器的分区管理机制。eMMC通过分区实现功能隔离、安全保护和性能优化，出厂默认包含用户数据区、2个Boot分区和RPMB安全分区。此外，用户可配置最多4个通用分区和1个增强用户数据区，通过严格的分区设置流程（参数配置→标记完成→电源循环）实现。文章详细介绍了分区访问控制方法、Boot分区写保护机制，并针对常见配置问题提供解决方案。最后预告将探讨eMMC启动流程相关内容，为嵌入式开发提供实用指导。
2025-09-30 14:32:41
1784
原创 eMMC（一）—— 基本架构：从底层原理到实战视角的全网最细解析
本文深入解析eMMC存储架构，介绍其作为嵌入式设备主流存储方案的核心优势。文章从eMMC的"控制器+Flash"集成架构入手，详细剖析其12线硬件接口、寄存器系统、总线协议和多种速度模式（最高400MB/s）。重点讲解了命令-响应-数据传输流程、SDR/DDR模式差异以及设备状态机工作原理，帮助开发者不仅会使用eMMC，更能理解其底层机制。文章还预告了后续将探讨的分区管理和Boot流程等高级功能。
2025-09-30 11:48:12
1851
原创 【史上最全】深入解剖eMMC、UFS、LPDDR4X/LPDDR5：从技术内核到平台选型实战
手机和嵌入式设备性能的关键在于存储（eMMC/UFS）和内存（LPDDR）芯片。eMMC采用并行总线，成本低但性能有限，适合中低端设备；UFS采用串行差分总线和全双工通信，性能接近PC级SSD，适合旗舰设备。LPDDR4X优化了功耗，LPDDR5/5X则通过多BankGroup架构提升带宽，满足AI和5G等高需求场景。选型需权衡性能、成本和功耗，未来趋势包括UFS4.0和LPDDR6的更高性能，以及3D堆叠等异构集成技术。
2025-09-30 09:38:37
2293
原创 NAND、EMMC、UFS、eMCP、uMCP、DDR、LPDDR：存储器和内存全面解析与技术选型指南
存储设备分为外存和内存两大类：外存（如NAND、eMMC、UFS）用于长期数据存储，具有非易失性但速度较慢；内存（如DDR、LPDDR）用于临时数据处理，速度快但断电丢失。eMMC适合入门设备，UFS性能更优，eMCP/uMCP则整合了存储与内存。内存方面，DDR用于高性能设备，LPDDR主打低功耗移动端。技术选型需平衡性能、成本、功耗和空间，目前UFS4.0、LPDDR5X和DDR5是高端主流方案。
2025-09-29 17:56:43
2574
原创 eMMC封装之BGA与TFGA的区别
类型全称核心定位从属关系BGA球栅阵列封装（Ball Grid Array）基础型球栅封装，通过底部阵列式锡球实现芯片与 PCB 的电气连接，替代传统引脚封装（如 QFP），提升引脚密度和散热性母体封装技术，是 TFBGA 的设计基础TFBGA薄型细间距球栅阵列封装（Thin Fine-Pitch BGA）在 BGA 基础上优化，通过减薄基板厚度、缩小锡球间距实现 “轻薄化”，是 BGA 的细分窄体 / 薄体型号属于 BGA 的衍生类型，聚焦 “轻薄紧凑” 需求对比维度。
2025-09-29 17:30:20
1534
原创 DDR、LPDDR、NAND Flash、NOR Flash、eMMC
本文详细解析了DDR、LPDDR、eMMC、NAND Flash和NOR Flash五种存储技术。DDR和LPDDR属于易失性内存（RAM），前者用于高性能设备，后者专为移动设备优化功耗；NAND Flash、NOR Flash和eMMC属于非易失性闪存（ROM），NOR读取快但容量小，NAND容量大成本低，eMMC则集成控制器简化设计。文章通过对比表格清晰呈现了各类存储的核心差异，帮助读者根据性能、功耗和成本需求选择合适的技术方案。
2025-09-26 14:40:36
2155
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人