6678外部存储器DDR3 LeveLing 计算

最新推荐文章于 2024-03-14 18:02:27 发布

zdwen1987

最新推荐文章于 2024-03-14 18:02:27 发布

阅读量2.1k

点赞数

文章标签： dsp ddr

本文链接：https://blog.csdn.net/zdwen110/article/details/112978831

版权

DDR3数据传输速率最高达到1333MHz，属于高速传输线。所以布线的需要进行阻抗匹配。

若因自行设计的DDR3布线长度和官方不一样的话，需要修改DDR3对每组地址线的配置寄存器。寄存器中的数据用DDR3 PHY Calc v10.xlsx计算。如下如：
在这里插入图片描述
需要填写内容有，DDR Clock Frequency（时钟频率 1333/2，跑在其它速率只需要修改这个值，填写需求值一半即可）。修改DQS，CK 中Stripline length (inches)（布线线长）的值。没有DDR 和 ECC就不需要填最后的值。可以自动得到每个数据通道控制寄存器的值。如下图：
在这里插入图片描述

根据上图生成值修改6678.gel 文件中DDR3 初始化参数，如下：

/**************** 3.3 Partial Automatic Leveling ********************/
	DATA0_WRLVL_INIT_RATIO = 0x99;
    DATA1_WRLVL_INIT_RATIO = 0x99;
    DATA2_WRLVL_INIT_RATIO = 0x99;
    DATA3_WRLVL_INIT_RATIO = 0x8D;
    DATA4_WRLVL_INIT_RATIO = 0x75;
    DATA5_WRLVL_INIT_RATIO = 0x77;
    DATA6_WRLVL_INIT_RATIO = 0x62;
    DATA7_WRLVL_INIT_RATIO = 0x5E;
    DATA8_WRLVL_INIT_RATIO = 0x80;

    DATA0_GTLVL_INIT_RATIO = 0xDF;
    DATA1_GTLVL_INIT_RATIO = 0xDF;
    DATA2_GTLVL_INIT_RATIO = 0xC2;
    DATA3_GTLVL_INIT_RATIO = 0xCE;
    DATA4_GTLVL_INIT_RATIO = 0xAE;
    DATA5_GTLVL_INIT_RATIO = 0xAC;
    DATA6_GTLVL_INIT_RATIO = 0xA4;
    DATA7_GTLVL_INIT_RATIO = 0xA7;
    DATA8_GTLVL_INIT_RATIO = 0xBE;