小拇指的脑瓜子的博客

Desktop.zip

CheckTool 校验工具专业版V1.1 CRC计算校验和。可计算异或和，累加和，CRC16,CRC32等

计算16进制串按位异或结果的小程序，输入16进制串，能够得到按位异或的结果，干净软件，无广告，无毒。

本文档也已经按照 SAE 技术标准公告版格式作了修改。定义改为第 3 部分，而缩写改为第 4 部分。其他所有部分的编号也做相应改变。 本系列 SAE 推荐操作规程是由卡车及客车电子电气委员会所属的卡车及客车控制及通 信小组委员会制定的。该小组委员会的目标是针对电控单元的需求、设计和使用，提交消息报告、制定推荐操作规程。这些电控单元在汽车部件之间传递着电子信号和控制信息。本规程的使用不限于卡车和客车应用，其对于其他的应用也可以提供直接的支持，正如已在建筑 及农业设备和固定式的动力系统。 本推荐操作规程的最终目标是形成工业标准，因此可能为适应实际应用和技术进步作出经常性的调整。

I2C-bus specification and user manual。UM10204。 Philips Semiconductors (now NXP Semiconductors) developed a simple bidirectional 2-wire bus for efficient inter-IC control. This bus is called the Inter-IC or I2C-bus. Only two bus lines are required: a serial data line (SDA) and a serial clock line (SCL). Serial, 8-bit oriented, bidirectional data transfers can be made at up to 100kbit/s in the Standard-mode, up to 400kbit/s in the Fast-mode, up to 1Mbit/s in the Fast-mode Plus (Fm+), or up to 3.4Mbit/s in the High-speed mode. The Ultra Fast-mode is a uni-directional mode with data transfers of up to 5Mbit/s.

发明名称：一种基于FPGA的卷积神经网络硬件加速架构 摘要 本发明公开一种基于FPGA的卷积神经网络硬件加速架构，包括：通用AXI4总线接口；用于缓存输入特征图，输出特征图和权重的缓存区；用于引导运算结果缓存的存储路由逻辑；多个MAC单元构成的乘累加阵列；卷积运算单元，用于从缓存区读取相应输入特征图与权重以进行卷积运算，累加偏置并进行非线性处理，并将运算结果写入相应输出特征图缓存区；池化运算单元，用于从缓存区读取相应输入特征图以进行池化运算，并将运算结果写入相应输出特征图缓存区；运算控制器，分为卷积控制器和池化控制器，分别控制卷积和池化的运算过程。本发明能够提高卷积神经网络硬件加速性能，具有可扩展性强，吞吐率高等优点。CN 110135554 A2019.08.16

RJ45 HanRun网络接口3D封装，step格式，可以直接用于PCB作为3D封装使用。 RJ45 HanRun网络接口3D封装，step格式，可以直接用于PCB作为3D封装使用。