- 博客(4)
- 收藏
- 关注
RSS订阅原创 基于FPGA的数字插值滤波器仿真
顶层结构由三个单元组成，分别为正弦波ROM IP核，地址控制模块，以及运算模块组成，其中运算模块是依照高效滤波结构进行设计，调用四个乘法IP核，并且通过控制滤波器系数的地址，来获取参与运算的滤波器系数，并将其输入至乘法器，最终将四路乘法器输出相加，得到插值滤波结果。（至于滤波后数变大，有一个原因是在MATLAB导出滤波器系数的时候，对滤波器系数进行了放大后再定点化，这样做的原因是滤波器系数都是小数，如果不放大直接定点化，则会出现全零或全一的结果，因此放大再定点是可以解决这个问题的）
2024-01-30 22:18:56
1516
原创 ERROR: [VRFC 10-3420] illegal instantiation: class ‘process‘ cannot be instantiated in this way
如题，在Vivado仿真下，出现了3420的情况，有可能是在top模块下的例化模块的名字起得冲突了，原先一个模块命名为‘process’ ，就出现了这个错误，后面经过改名，换成了con_process就可以仿真了。也有可能是我的文件目录在百度云同步文档下，把同步关了就行了。
2023-12-13 18:03:45
463
1
原创 ISE Chipscope 无法识别JTAG，开发板
出问题前使用正常，出现问题后重启程序，更换USB插口，更换开发板和JTAG下载器都无法解决，更换64位和32位启动器均无法解决，甚至看到论坛里将系统时间设置改为英文还是扫描不到。短时间重启电脑还是存在此问题，但放了一晚上，再开机就好了。至今没有找到问题，记录一下orz。系统是64位家庭版windows，软件ISE14.7，硬件AX309黑金开发板。
2023-08-25 17:21:28
610
4
原创 基于FPGA的FIR滤波器设计中的小问题
在matlab中导出coe文件时，采样率不必过高，这样会使同等储存容量的IP核无法有更高的滤波器阶数，从而不能很好的进行滤波。
2021-09-11 21:06:30
283
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人