![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
CPLD
红色石榴
这个作者很懒,什么都没留下…
展开
-
Altera CPLD学习笔记
1. CPLC中几个全局输入脚GCLK1,OE2(GCLK2),OE1,GLCRn都是干什么的?怎么在编程中使用?GCLK:全局时钟脚,这个脚的驱动能力最强,到所有逻辑单元的延时基本相同,所以如系统有外部时钟输入,建议定义此脚为时钟脚。如想用其他脚为时钟输入,必须在在菜单:Assign->Global project logic synthesis->Automatic globa转载 2014-05-09 23:16:38 · 3825 阅读 · 0 评论 -
使用Quartus II进行CPLD仿真
参考《艾米电子-使用Verilog设计的Quartus II入门指南》。1、新建工程打开Quartus II软件,单击【File】->【New】,选择NewQuartus II Project新建工程。按照向导进行操作,直到完成。2、使用Verilog代码进行模块设计打开Quartus II软件,单击【File】->【New】,选择VerilogFile新建Verilog文原创 2014-03-30 21:52:24 · 3882 阅读 · 0 评论