指令集体系简读

这一部分,采用问答的方式来进行梳理;

  1. 什么是指令集体系?

指令集体系(Instruction Set Architecture,ISA)是规定处理器的外在行为的一系列内容的统称,它包括:

  • 基本数据类型(data types)、
  • 指令(instructions)、
  • 寄存器(registers),
  • 寻址基模式(addressing modes)、
  • 存储体系(memory architecture)、
  • 中断(interrupt)、
  • 异常(exception)
  • 外部 I/O(external I/O)等;

在这种情况下,一个软件可以运行在任何支持同一个指令集体系的不同处理器上面。

指令集体系是软件人员和处理器设计师之间的桥梁,软件人员可以不必关心处理器的硬件实现细节,只需要根据指令集体系就可以开发软件

而处理器设计人员则需要设计出符合指令集体系的处理器。

对于同一个指令集体系来说,有很多的实现方式,可以做得很简单但是速度很慢,也可以做得很复杂但是速度很快。

  • 对一个指令集体系的硬件实现方式称为微架构(microarchitecture),
  • 不同的设计师、不同的市场需求都会导致不同的微架构,
  • 例如Intel的P6微架构[24](代表作品是Pentium 11处理器)和AMD的K7微架构(代表作品是Athlon处理器),两者都是基于x86指令集体系而设计的,但是它们在内部结构上并不相同,在性能表现上也是不同的,这可以用图 5. 1 来表示。

2. 指令集体系有哪些?

指令集从本质上可以分为复杂指令集(Complex Instruction Set Computer,CISC)和精简指令集(Reduced Instruction Set Computer,RISC)两种;

  • 复杂指令集

特点是能够在一条指令内完成很多事情.

在计算机发展的早期,编译器技术并不发达,很多程序都需要使用汇编语言(甚至是机器语言)来编写,为了方便程序员编写汇编程序,处理器设计师设计出了越来越复杂的指令,这些指令可以使编程人员的工作得到简化。

在当时看来,硬件设计应该比编译器设计更容易一些,而且,在那个年代,内存的容量很有限,内存中的每一个字节都是宝贵的,于是业界就更倾向于使用高度编码、多操作数和长度不等的指令,能够使一条指令尽量做很多事情,并且减少内存的占用。

同时,寄存器是一种更昂贵的东西,当时的处理器中无法放入数量比较多的通用寄存器,而且,随着通用寄存器个数的增多,会使指令当中需要更多的位数来对其进行编码,这样也会导致指令占用更多的位数,也就占用了更多的内存(这些原因在现在看起来似乎是很滑稽的,但是在那个年代却是真实存在的),这些原因都是导致处理器设计师会让一条指令中完成尽可能多的任务的原因,

例如一条CISC指令“ADD[EAX],EBX”,可以完成从存储器中取数据,然后和寄存器中的数据进行运算,并将运算的结果写回存储器这样一系列的操作。

复杂指令集的这种设计方式在当时看起来是顺理成章的,只有在RISC的概念提出来之后,这种复杂的指令集才被人们称为CISC,当前统治桌面PC 领域的 x86指令集就是CISC指令集。

缺点:

  1. 尽管复杂指令集的很多特性让代码编写更加便捷,但是这些复杂特性的指令需要好几个周期才能够执行完;
  2. 而且大部分复杂的指令都没有被程序使用(80%的指令只在20%的时间被使用),
  3. 同时复杂指令集中通用寄存器的个数太少,导致处理器需要经常访问存储器,而随着处理器和存储器之间速度代沟的加大,经常访问存储器会导致处理器执行效率降低。

  • 精简指令集

要克服这些缺点,就需要降低处理器设计的复杂度,以让出更多的硅片面积来放置寄存器,这就产生了精简指令集。

  • 精简指令集使用了数量丰富的通用寄存器,所有的操作都是在通用寄存器之间完成的,要和存储器进行交互,就需要使用专门访问存储器的load/store指令,它们负责在寄存器和存储器之间交换数据。
  • RISC指令的长度一般是等长的,这样大大简化了处理器中解码电路的设计,也便于流水线的实现;
  • 但是相比复杂指令集,精简指令集需要更多的指令来实现同样的功能,导致其占用更多的程序存储器,虽然现在的存储器很廉价,但是这会导致Cache缺失率的上升,在一定程度上使RISC处理器的执行效率有所降低。
  • 当前比较流行的精简指令集有ARM、MIPS 和PowerPC 等。

3. ARM/MIPS/RISC指令集体系,有什么区别?

  • 指令集架构上,三者都是精简指令集架构(RISC)。相比CISC架构,RISC架构指令更为简单直观,一条指令只能完成一项操作,但处理速度更快。
  • 指令集设计上:
    • ARM和MIPS指令集的设计较为类似,都采用了寄存器作为数据操作的存储单元。寄存器是处理器内部的小型存储器,可以快速访问数据。因此,ARM和MIPS采用了寄存器理念,并且大量采用了寄存器操作。
    • 而RISC-V则采用了寄存器和内存的组合。RISC-V中几乎所有的运算都是在寄存器之间完成的,但寄存器不够用的时候,它也支持内存操作。
  • 指令集数量上,ARM和MIPS指令集包含的指令数量较多,可以完成更多的操作,但同时也会增加处理器的复杂度。RISC-V则遵循精简的设计理念,只包含了少量的指令集,主要是为了简化处理器的设计和处理速度。
  • 指令集扩展性:
    • RISC-V指令集设计时就考虑了拓展性,支持通过添加自定义指令和扩展来满足不同的应用需求。这是RISC-V与其他架构的一个重要区别。
    • 相比之下,ARM和MIPS指令集的扩展性相对较差,需要通过硬件升级来支持新的指令集。

4. 什么是RISCV?

        RISC-V 这个名字,代表了 UC Berkeley 大学设计的第五代RISC芯片。同时罗马数字"V"也暗示 了"变种(Variations)"和"向量(Vectors)",以支持各种体系结构研究,包括各种数据并行加速器,也是这个 ISA 设计的明确目标。

5. 什么是RISCV的模块化架构?

  • 这些不同的模式之间虽然有很大的区别,但是通过共享的部分进行互相兼容,不管使用何种模式都能够获得优秀的性能表现;
  • 17
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
读书笔记:⼈⼯智能⾦融的案例 读书笔记:⼈⼯智能⾦融的案例——农业银⾏智能掌银 农业银⾏智能掌银 1、农业银⾏智能掌银简介 作为新⼀轮科技⾰命和产业变⾰的重要驱动⼒,⼈⼯智能正在对经济社会发展和⼈类⽣活产⽣ 深刻影响,当前⼈⼯智能已经在⾦融领域中得到深度运⽤。今天就让我们⾛进农业银⾏智能掌 银,见识传统⾦融机构如何利⽤⼈⼯智能提供个性化精准服务,为客户带来更加优质的⾦融服 务体验。打开⼈脸识别功能,眨眨眼,就可实现5万元以内的⼤额转账。 在"2018中国银⾏业发展论坛暨第六届银⾏综合评选颁奖典礼"上,农业银⾏智能掌银在20余家 银⾏同类产品中脱颖⽽出,勇夺"年度最受欢迎⼿机银⾏"⼤奖。 2018年农业银⾏智能掌银1 .0版正式上线,积极利⽤⼈⼯智能等技术:(01)建⽴多维度"千⼈千 ⾯"精准营销模型;(2)实现语⾳唤起⾦融服务;(3)刷脸登录与转账;(4)智能投资顾问 等创新功能,提升客户体验,让⾦融服务更加随时随地随⼼、⾼效便捷安全 2、农业银⾏智能掌银1.0版的功能 (1)刷脸+语⾳,全新⽣物识别技术快速转账。农业银⾏新⼀代智能掌上银⾏推出的⼈脸识 别、智能语⾳服务,引⼊全新的⽣物识别技术,实现语⾳导航、"刷脸" 转账等新型交互体验。登 录app,点击"刷脸设置",此时提⽰"眨眨眼",根据操作,2秒即完成⼈脸影像的录⼊。完成刷脸 设置后。只有⽇累计转账限额在2万到5万之间,即会触发刷脸转账,即弹出刷脸窗⼝,要求客 户刷脸并与后台影像记录⽐对,在⼆次认证后,即可顺利完成转账。新增的"感知引擎"功能也为 客户带来了新鲜体验,在主界⾯搜索栏内有⼀个"⼩话简",点击发出语⾳指令,即可快速跳转到 相应页⾯。此外,该功能还能实现快速转账,说出转账的对象和⾦额。即可直达转账界⾯,⾦ 额也不⽤填写,⽅便快速转帐。 如图,你可以这样说,我要转账,我要给⼩明转账100元;转100给张三;转给松⿏100...... (2)资产视图"千⼈⼲⾯"投资管家精准资产配置。农业银⾏智能掌银1.0版还新推出智能⽉度账 单,资产视图⼀⽬了然,还原客户⾦融性交易与⾮⾦融性交易⾏为,量化分析资产及信⽤卡消 费。在此基础上,系统后台可根据风险、收益率、流动性等标准化包装理财产品,为⽤户量⾝ 定制理财,达到精准营销的⽬的 (3)农银智投。此次推出的农银智投具有智能投资管家功能,它根据客户资产状况、风险偏好 和流动性偏好,智能推荐个性化的资产配置⽅案。通过模型算法实现兼顾收益、风险的智能化 基⾦配置和投资管理。具有⼀键购买,⾃动购买等功能,减少操作困扰 (4)"⾦融⼤脑"提供技术⽀撑,智能风控筑牢掌上安全。农业银⾏新⼀代智能掌上银⾏上线, 也进⼀步夯实了掌银安全风控体系,引⼊多样化⾝份认证⼿段,满⾜不同场景下的认证需求。 如结合⽣物特认证FIDO等优化当前认证策略;根据客户风险级别动态匹配交易认证强度和交易 限额;应⽤⼈脸、声纹、虹膜等对客户进⾏在线识别;利⽤OCR技术进⾏快速联⽹核查;推出 掌银账户安全险,保障客户资⾦安全,低保费,⾼保额,提升客户信赖感。2018年,农⾏掌银 完成两次⼤版本迭代。上半年,以智能感知引擎为主推出⼈脸识别、语⾳寻航,智能推荐,智 能投顾等产品,解决反映突出的体验问题。下半年,正式发布以智能决策为主的新版掌银,推 出集成⽀付+理财+融资的互联⽹化产品,以及资产视图、智能营销、智能交互,智能风控等智 能服务。2019年农⾏以智能决策为主的新版掌上银⾏智能服务再升级。继续为⽤户的质感⽣活 提供更便捷、更安全、更专业的智能服务。 3、农业银⾏智能掌银功能升级 农⾏掌银集多样化智能服务于⼀体,旨在给予⽤户极致的数字化体验。多种⽀付⽅式的整合以 适应不同应⽤场景的⽀付,推出⼈脸识别、语⾳导航、智能推荐、智能投顾等产品。推出集成 ⽀付+理财+融资的互联⽹化产品,以及资产视图、智能营销、智能交互、智能风控等智能服 务;优化固有的集成互联⽹化产品的同时构建基于数据驱动的智能⼸"擎及以⾦融服务为核⼼的 移动⾦融⽣态圈。 智能掌银 农⾏全新推出智能掌银,致⼒为您提供更加智能、便捷的移动⾦融服务。 "智"转账:农银快e付整合⼩额免密⽀付、积分抵扣⽀付、账户⼆维码⽀付等适合不同应⽤场景 的⽀付⽅式,让⽀付体验更⾼效。 "智"助理:⼀站式服务,全⾯联现资产视图及掌上银⾏、信⽤卡⽉度账单,个性化推荐⾦融服 务。让账户管理更轻松。 "智"安全:通过多样化安全认证⼿段(蓝⽛K宝、⼈脸识别、指纹识别等)满⾜不同场景的掌银使 ⽤需求。同时提供基于⼤数据的风险监控系统,智能识别交易欺诈⾏为。让资⾦安全更可靠。 总之,智能⽀付⼿段使得⽀付更⾼效、智能安全认证让资⾦安全更可靠、智能管家服务让帐户 管理更轻松、智能化出⾏服务让出⾏体验更畅快、智能投资让财富管理更专业。
汇编语言是一种低级编程语言,它直接对应于计算机的机器语言,但使用了人类可读的助记符和符号来替代机器语言中的二进制指令和地址。以下是关于汇编语言的详细说明: ### 基本概念与特性 1. **机器相关性**: - **面向特定体系结构**:汇编语言是为特定计算机体系结构(如x86、ARM、MIPS等)设计的,每种体系结构都有其专属的汇编语言。这意味着汇编程序通常不能直接在不同类型的处理器上运行,不具备源代码级别的可移植性。 2. **指令与操作码**: - **助记符表示**:汇编语言使用助记符(mnemonics)来代表特定的机器指令,这些助记符往往与指令的功能相关,如`MOV`(移动数据)、`ADD`(加法)、`JMP`(跳转)等。每个助记符对应一个特定的二进制操作码。 3. **低级操作**: - **直接硬件控制**:汇编语言允许程序员直接操控硬件资源,如寄存器、内存地址、I/O端口等,这使得它非常适合编写对时间和空间效率要求极高、需要精确控制硬件的程序,如设备驱动、实时系统内核、性能关键算法等。 4. **代码效率**: - **紧凑的代码**:汇编程序生成的目标代码通常比高级语言编译后的代码更为紧凑,占用内存较少。 - **快速执行**:由于直接对应于机器指令,汇编程序在执行时无需经过复杂的解释或编译过程,能够快速、高效地被执行。 5. **编写与调试难度**: - **复杂性高**:编写汇编程序需要深入了解计算机体系结构和指令集细节,即使是简单的任务也可能需要大量的指令。此外,程序逻辑的表述不如高级语言直观,容易出错且难以阅读和维护。 - **调试挑战**:由于代码高度依赖具体的硬件状态,调试汇编程序可能非常困难,尤其是在处理复杂的控制流、数据依赖性和异常处理时。 6. **工具支持**: - **汇编器**:汇编语言源代码通过汇编器(assembler)转换成机器语言(机器码或二进制码),汇编器负责将助记符和符号地址解析为具体的机器指令和物理地址。 - **链接器**:生成的机器码通常需要链接器(linker)进行链接,将多个目标文件合并为一个可执行文件,同时解决外部符号引用。 ### 应用场景与优势 汇编语言主要应用于以下几个方面: - **系统级编程**:操作系统内核、设备驱动、中断服务程序等底层软件开发,这些领域要求对硬件有精细控制,且性能要求高。 - **性能优化**:在高级语言编写的程序中,对性能敏感的部分可以用汇编重写以提升效率。 - **反病毒与安全研究**:理解和编写汇编代码有助于分析恶意软件行为、逆向工程及编写防病毒软件。 - **教学与理解计算机原理**:学习汇编语言有助于深入理解计算机体系结构、指令集、内存管理和硬件接口等基础概念。 ### 编程特点与挑战 - **手动管理内存**:程序员需要手动分配和释放内存,跟踪数据在内存中的位置,处理堆栈、堆和静态内存区域。 - **无高级抽象**:缺乏高级语言中的类、对象、函数库等高级抽象概念,所有编程结构如循环、条件分支等都需要手工实现。 - **依赖特定硬件**:汇编程序直接依赖于特定处理器的指令集、寄存器组织和寻址模式,更换硬件平台通常意味着重新编写代码。 尽管汇编语言具有上述挑战,但它在特定场景下提供了无可比拟的优势,如极高的执行效率、对硬件资源的精确控制以及在安全和反病毒领域的应用。随着编译器技术的进步,许多高级语言也能生成高效的目标代码,但在某些对性能和硬件控制有严格要求的情况下,汇编语言仍然是不可或缺的工具。
第一章 计算机体系结构的基本概念 1.1 引论 1.2 计算机体系结构的概念 1.2.1 计算机系统中的层次概念 1.2.2 计算机体系结构 1.2.3 计算机组成和计算机实现技术 1.3 计算机体系结构的发展 1.3.1 存储程序计算机体系结构及其发展 1.3.2 计算机的分代和分型 1.3.3 应用需求的发展 1.3.4 计算机实现技术的发展 1.3. 5 体系结构的生命周期 1.4 计算机体系结构中并行性的发展 1.4.1并行性概念 1.4.2 提高并行性的技术途径 1.5 定量分析技术基础 1.5.1 计算机性能的评测 1.5.2 测试程序 1.5.3 性能设计和评测的基本原则 1.5.4 CPU的性能 1.6 影响计算机体系结构的成本和价格因素 1.6.1 集成电路的成本 1.6.2 计算机系统的成本和价格 1.7 小结习题一第二章 计算机指令集结构设计 2.1 指令集结构的分类 2.1.1 指令集结构的分类 2.1.2 通用寄存器型指令集结构分类 2.2 寻址技术 2.3 指令集结构的功能设计 2.3.1 CISC计算机指令集结构的功能设计 2.3.2 RISC计算机指令集结构的功能设计 2.3.3 控制指令 2.4 操作数的类型、表示和大小 2.5 指令集格式的设计 2.5.1 寻址方式的表示方法 2.5.2 指令集格式的选择 2.6 编译技术与计算机体系结构设计 2.6.1 现代编译器的结构和相关技术 2.6.2 现代编译技术对计算机体系结构设计的影响 2.6.3 计算机体系结构对当前编译技术的影响 2.7 DLX指令集结构 2.7.1 DLX指令集结构 2.7.2 DLX指令集结构效能分析 2.8 小结习题二第三章 流水线技术 3.1 流水线的基本概念 3.1.1 流水线的基本概念 3.1.2 流水线的分类 3.2 DLX的基本流水线 3.2.1 DLX的一种简单实现 3.2.2 基本的DLX流水线 3.2.3 流水线性能分析 3. 3 流水线中的相关 3.3.1 流水线的结构相关 3.3.2 流水线的数据相关 3.3.3 流水线的控制相关 3.4 流水线计算机实例分析(MIPS R4000) 3.4.1 MIPS R4000整型流水线 3.4.2 MIPS R4000浮点流水线 3.4.3 MIPS R4000流水线的性能分析 3.5 向量处理机 3.5.1 向量处理方式和向量处理机 3.5.2 向量处理机实例分析 3.6 小结习题三第四章 指令级并行 4.1 指令级并行的概念 4.1.1 循环展开调度的基本方法 4.1.2 相关性 4.2 指令的动态调度 4.2.1 动态调度的原理 4.2.2 动态调度算法之一:记分牌 4.2.3 动态调度算法之二:Tomasulo算法 4.3 控制相关的动态解决技术 4.3.1 减少分支延迟:分支预测缓冲技术 4.3.2 进一步减少分支延迟:分支目标缓冲 4.3.3 基于硬件的推断执行 4.4 多指令流出技术 4.4.1 超标量技术 4.4.2 多指令流出的动态调度 4.4.3 超长指令字技术 4.4.4 多流出处理器受到的限制 4.5 小结习题四第五章 存储层次 5.1 存储器的层次结构 5.1.1 从单级存储器到多级存储器 5.1.2 存储层次的性能参数 5.1.3 “Cache—主存”和“主存—辅存”层次 5.1.4 存储层次的四个问题 5.2 Cache基本知识 5.2.1 映象规则 5.2.2 查找方法 5.2.3 替换算法 5.2.4 写策略 5.2.5 Cache的结构 5.2.6 Cache性能分析 5.2.7 改进Cache性能 5.3 降低Cache失效率的方法 5.3.1 增加Cache块大小 5.3.2 提高相联度 5.3.3 Victim Cache 5.3.4 伪相联Cache 5.3.5 硬件预取技术 5.3.6 由编译器控制的预取 5.3.7 编译器优化 5.4 减少Cache失效开销 5.4.1 让读失效优先于写 5.4.2 子块放置技术 5.4.3 请求字处理技术 5.4.4 非阻塞Cache技术 5.4.5 采用两级Cache 5.5 减少命中时间 5.5.1 容量小,结构简单的Cache 5.5.2 虚拟Cache 5.5.3 写操作流水化 5.5.4 Cache优化技术小结 5.6 主存 5.6.1 存储器技术 5.6.2 提高主存性能的存储器组织结构 5.7 虚拟存储器 5.7.1 虚拟存储器基本原理 5.7.2 快表(TLB) 5.7.3 页面大小的选择 5.8 进程保护和虚存实例 5.8.1 进程保护 5.8.2 页式虚存举例:Alpha AXP的存储管理和21064的TLB 5.9 Alpha AXP 21064存储层次 5.10 小结习题五第六章 输入输出系统 6.1 概述 6.2 存储设备 6.2.1 磁盘设备 6.2.2 磁带设备 6.2.3 光盘设备 6.3 总线 6.3.1 总线分类 6.3.2 总线基本工作原理 6.3.3 总线使用 6.3.4 总线标准和实例 6.3.5 设备的连接 6.3.6 CPU与I/O处理的匹配 6.4 通道处理机 6.4.1 通道的作用和功能 6.4.2 通道的工作过程 6.4.3 通道种类 6.4.4 通道中的数据传送过程 6.4.5 通道的流量分析 6.5 I/O与操作系统 6.5.1 I/O和Cache数据一致性 6.5.2 DMA和虚拟存储器 6.6 I/O系统设计 6.7 小结习题六第七章 多处理机 7.1 引言 7.1.1 并行计算机体系结构的分类 7.1.2 通信模型和存储器的结构模型 7.1.3 通信机制的性能 7.1.4 不同通信机制的优点 7.1.5 并行处理面临的挑战 7.1.6 并行程序的计算/通信比率 7.2 多处理机的存储器体系结构 7.2.1 集中式共享存储器体系结构 7.2.2 分布式共享存储器体系结构 7.3 互连网络 7.3.1 互连网络的性能参数 7.3.2 静态连接网络 7.3.3 动态连接网络 7.4 同步与通信 7.4.1 同步机制 7.4.2 大规模机器的同步 7.5 并行化技术 7.5.1 并行化的基本策略 7.5.2 并行语育与编译器 7.6 多处理机实例 7.6.1 Challenge多处理机系统 7.6.2 Origin 20007.
【优质项目推荐】 1、项目代码均经过严格本地测试,运行OK,确保功能稳定后才上传平台。可放心下载并立即投入使用,若遇到任何使用问题,随时欢迎私信反馈与沟通,博主会第一时间回复。 2、项目适用于计算机相关专业(如计科、信息安全、数据科学、人工智能、通信、物联网、自动化、电子信息等)的在校学生、专业教师,或企业员工,小白入门等都适用。 3、该项目不仅具有很高的学习借鉴价值,对于初学者来说,也是入门进阶的绝佳选择;当然也可以直接用于 毕设、课设、期末大作业或项目初期立项演示等。 3、开放创新:如果您有一定基础,且热爱探索钻研,可以在此代码基础上二次开发,进行修改、扩展,创造出属于自己的独特应用。 欢迎下载使用优质资源!欢迎借鉴使用,并欢迎学习交流,共同探索编程的无穷魅力! 基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip 基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip 基于业务逻辑生成特征变量python实现源码+数据集+超详细注释.zip
提供的源码资源涵盖了安卓应用、小程序、Python应用和Java应用等多个领域,每个领域都包含了丰富的实例和项目。这些源码都是基于各自平台的最新技术和标准编写,确保了在对应环境下能够无缝运行。同时,源码中配备了详细的注释和文档,帮助用户快速理解代码结构和实现逻辑。 适用人群: 这些源码资源特别适合大学生群体。无论你是计算机相关专业的学生,还是对其他领域编程感兴趣的学生,这些资源都能为你提供宝贵的学习和实践机会。通过学习和运行这些源码,你可以掌握各平台开发的基础知识,提升编程能力和项目实战经验。 使用场景及目标: 在学习阶段,你可以利用这些源码资源进行课程实践、课外项目或毕业设计。通过分析和运行源码,你将深入了解各平台开发的技术细节和最佳实践,逐步培养起自己的项目开发和问题解决能力。此外,在求职或创业过程中,具备跨平台开发能力的大学生将更具竞争力。 其他说明: 为了确保源码资源的可运行性和易用性,特别注意了以下几点:首先,每份源码都提供了详细的运行环境和依赖说明,确保用户能够轻松搭建起开发环境;其次,源码中的注释和文档都非常完善,方便用户快速上手和理解代码;最后,我会定期更新这些源码资源,以适应各平台技术的最新发展和市场需求。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值