- 博客(3)
- 收藏
- 关注
RSS订阅原创 FPGA设计中的组合逻辑与时钟方案
在用HDL设计时，理解综合工具如何解释不同的HDL代码风格和预期结果是非常重要的。设计人员的代码风格会影响逻辑的利用率和时限性能。本文讨论一些基本的设计技术，确保FPGA最佳的综合结果，同时避免一些不可靠和不稳定的因素。设计人员应当认真设计组合逻辑以避免潜在的问题，同时应注意时钟方案保证同步功能。组合逻辑结构组合环路组合环路是数字逻辑设计中不稳定性和不可靠性最常见的原因之一。在同步
2005-07-23 22:33:00
5818
1
原创 verilog 数字系统设计教程 读书笔记(2)
终于买到了期待以久的书了,还打了7.5折,嘿嘿,转入正题------------------>>>>>>>>>>>>>>>>> 第一章:还是基础. 浏览了一下,和c语言语法差不多,有些差异,我觉关键是几个重要的概念: (1)reg变量和wire变量的区别:
2005-07-21 03:18:00
1025
原创 verilog 数字系统设计教程 读书笔记(1)
前言 这些天在学校参加全国大学生电子设计培训,我们是三人一组,我主要负责编程,对于电子设计竞赛来说,写程序主要分两个方面: (1)单片机编程. (2)硬件描述语言. 我们通过对历年赛题的分析,我们觉的赛题共分有三个大方向: (1)偏重模电方面的题,例如:宽带放大器等
2005-07-21 02:32:00
1276
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人