用makefile编译多个文件:
Makefile有三个非常有用的变量。分别是$@,$^,$<代表的意义分别是:
$@--目标文件,$^--所有的依赖文件,$<--第一个依赖文件。
例子:
注:+++++命令需要以[TAB]键开始++++
makefile:
TARGET = test
OBJ = test_a.o test_b.o test_c.o test.o
$(TARGET): $(OBJ)
gcc -o $@ $^
%.o: %.c
gcc -c $<
clean:
@rm -f $(TARGET)
@rm -f $(OBJS)
@rm -f *.o