- 博客(1)
- 资源 (7)
- 收藏
- 关注
RSS订阅转载 Verilog HDL、Verilog-A、Verilog-AMS笔记
【暂未关注：Verilog、Verilog-A、Verilog-AMS在语法上有无区别。】Verilog-HDL ：处理数字信号Digital signalVerilog-A ：处理模拟连续时间信号Analog continuous-time signalVerilog-AMS ：处理模拟离散时间信号Analog discrete-event signal+处理模拟连续时间信号Analog con...
2018-07-13 17:26:34
10815
Clock Domain Crossing (CDC) Design & Verification
Clifford_E._Cummings关于跨时钟域处理的经典论文，值得初学者学习
2019-01-21
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人