- 博客(19)
- 收藏
- 关注
RSS订阅原创 【无标题】卷积神经网络
对卷积神经网络的研究始于二十世纪80至90年代，时间延迟网络和LeNet-5是最早出现的卷积神经网络[4]；在二十一世纪后，随着深度学习理论的提出和数值计算设备的改进，卷积神经网络得到了快速发展，并被应用于计算机视觉、自然语言处理等领域[2]。卷积神经网络（Convolutional Neural Networks, CNN）是一类包含卷积计算且具有深度结构的前馈神经网络，是深度学习的代表算法之一。卷积神经网络具有表征学习能力，能够按其阶层结构对输入信息进行平移不变分类。卷积神经网络仿造生物的视知觉机制
2023-03-06 16:45:32
77
原创 程序查询输入
程序查询方式是利用程序控制实现CPU和外部设备之间的数据传送。程序执行的动作(1)先向I/O设备发出命令字，请求进行数据传送。(2)从I/O接口读入状态字。(3)检查状态字中的标志，看看数据交换是否可以进行。(4)假如这个设备没有准备就绪，则第(2)、第(3)步重复进行，一直到这个设备准备好交换数据，发出准备就绪信号“Ready”。(5)CPU从I/O接口的数据缓冲寄存器输入数据，或者将数据从CPU输出至接口的数据缓冲寄存器。与此同时，CPU 将接口中的状态标志复位。
2023-01-04 10:12:02
156
原创 一般数据类型
机器指令对数据进行操作，数据通常分以下四类:地址数据地址实际 上也是一种形式的数据。多数情况下，对指令中操作数的引用必须完成某种计算，才能确定它们在主存中的有效地址。此时，地址将被看作无符号整数。数值数据计算机中普遍使用的三种类型的数值数据是:①定点整数或定点小数:②浮点数:③压缩十进制数，1字节用2位BCD码表示。字符数据也称为文本 数据或字符串，目前广泛使用ASCII码。以这种编码，每个字符被表示成唯一的7位代码，共有128个可表示字符，加上最高位(b)用作奇偶校验，因此每个字符总是以8位的字节
2023-01-04 10:08:28
169
原创 通道结构的发展
通道结构的进一步发展， 出现了两种计算机I/O系统结构。一种是通道结构的I/O处理器，通常称为输入输出处理器(IOP)。IOP可以和CPU并行工作，提供高速的DMA处理能力，实现数据的高速传送。但是它不是独立于CPU工作的，而是主机的一个部件。有些IOP如Intel 8089 IOP, 还提供数据的变换、搜索以及字装配拆卸能力。这种IOP可应用于服务器及微型计算机中。既政五董面鼓高特又鞋西社另 一种是外围处理机 (PPU)。PPU基本上是独立于主机工作的，它有自己的指令系统，完成算术逻辑运算，读/写主存
2023-01-04 10:06:32
114
原创 总线的特性
物理特性总线的物理特性是指总线的物理连接方式，包括总线的根数，总线的插头、话应的形状，引脚线的排列方式等。生武单黄曾顶不，民谷更整您蒙街功能特性功能特性描述总线中每一根线的功能。如地址总线的宽度指明了总线能够直接访问存储器的地址空间范围:数据总线的宽度指明了访问一次存储器或外设时能够交换数据的位数:控制总线包括CPU发出的各种控制命令(如存储器读/写、V9读/写)，请求信号与仲裁信号，外设与CPU的时序同步信号，中断信号，DMA控制信号等。电气特性定义每一根线上信号的传递方向及有效电平范围。一般规定
2022-12-31 14:26:20
111
原创 微地址的形成方法
微指令执行的顺序控制问题，实际上是如何确定下-条微指令的地址问题。通常，产生后继微地址有两种方法。(1)计数器方式这种方法同用程序器计数来产生机器指令地址的方法相类似。在顺序执行微指令时，后继微地址由现行微地址加上一个增量来产生;在非顺序执行微指令时，必须通过转移方式，使现行微指令执行后，转去执行指定后继微地址的下一条微指令。在这种方法中，微地址寄存器通常改为计数器。为此，顺序执行的微指令序列就必须安排在控制存储器的连续单元中。计数器方式的基本特点是:微指令的顺序控制字段较短，微地址产生机构简单。但
2022-12-31 14:23:54
1303
原创 1349性能特点
随着CPU速度达到上百兆赫，存储器容量达到GB级，以及PC、工作站、服务器对快速IO的强烈需求，工业界期望能有一种更高速、连接更方便的I/O接口。1993 年Apple公司公布了一种高速串行接口，希望能取代并行的SCSI接口。IEEE接管了这项工作，在此基础.上制定了IEE 1394-FireWire标准，它是一个通用的串行IO接口。(1)数据传送的高速性。1394的数据传输率分为100Mb/s、 200Mb/s、400Mb/s三档。而SCSI-2也只有40MB/s(相当于320Mb/s)。这样的高
2022-12-31 14:21:01
121
原创 周期挪用方式
UqO在这种DMA传送方法中，当IO设备没有DMA请求时，CPU按程序要求访问内存:一旦IO设备有DMA请求，则由I/O设备挪用一个或几个内存周期。I/O设备要求DMA传送时可能遇到两种情况:一种是此时CPU不需要访内，如CPU正在执行乘法指令。由于乘法指令执行时间较长，此时I/O访内与CPU访内没有冲突，即I/O设备挪用一两个内存周期对CPU执行程序没有任何影响。另一种是I/O设备要求访内时CPU也要求访内，这就产生了访内冲突，在这种情况下I/O设备访内优先，因为I/0访内有时间要求，前一个I/O数据
2022-12-31 14:19:36
918
原创 DMA的概念和特点
直接内存访问(DMA),是一种完全由硬件执行IO交换的工作方式。在这种方式中，DMA控制器从CPU完全接管对总线的控制，数据交换不经过CPU,而直接在内存和I0设备之间进行。DMA方式一般用于高速传送成组数据。DMA控制器将向内存发出地址和控制信号，修改地址，对传送的字的个数计数，并且以中断方式向CPU报告传送操作的结束。DMA方式的主要优点是速度快。由于CPU根本不参加传送操作，因此就省去了CPU取指令、取数、送数等操作。在数据传送过程中，没有保存现场、恢复现场之类的工作。内存地址修改、传送字个数的计
2022-12-31 14:17:49
2566
原创 Pentium中断机制
Pentium有两类中断源，即中断和异常。中断通常 称为外部中断，它是由CPU的外部硬件信号引发的。有两种情况:①可屏蔽中断: CPU的INTR引脚收到中断请求信号，如果CPU中标志寄存器IF=1时，可引发中断:IF=0时，中断请求信号在CPU内部被禁止。②非屏蔽中断:CPU的NMI引脚收到的中断请求信号而引发的中断，这类中断不能被禁止。异常通常称为异常中断，它是由指令执行引发的。有两种情况:①执行异常: CPU执行一-条指令过程中出现错误、故障等不正常条件引发的中断。②执行软件中断指令:如执行IN
2022-12-31 14:14:28
163
原创 四个标志触发器
准备就绪触发器(RD)旦 设备做好一次数据的接收或发送，便发出一个设备动作完毕信号，使RD标志置“1”。在中断方式中，该标志用作中断源触发器，简称中断触发器。允许中断触发器(EI)可以用程序指令来置位。 EI 为“1”时，某设备可以向CPU发出中断请求; EI 为“0”时，不能向CPU发出中断请求，这意味着某中断源的中断请求被禁止。设置EI标志的目的，就是通过软件来控制是否允许某设备发出中断请求。中断请求触发器(IR)它暂存 中断请求线上由设备发出的中断请求信号。当IR标志为“1”时，表示设备发出了
2022-12-31 14:11:17
830
原创 图形显示器
随机扫描图形显示器工作 原理是将所显示图形的一组坐标点和绘图命令组成显示文件存放在缓冲存储器，缓存中的显示文件送矢量(线段)产生器，产生相应的模拟电压，直接控制电子束在屏幕上的移动。为了在屏幕上保留持久稳定的图像，需要按一定的频率对屏幕反复刷新。这种显示器的优点是分辨率高(可达4096X 4096像素)，显示的曲线平滑。目前高质量图形显示器采用这种随机扫描方式。光栅扫描图形显示器 产生图形的方法称为相邻像素串接法，即曲线是由相邻像素串接而成。因此光栅扫描图形显示器的原理是:把对应于屏幕上每个像素
2022-12-31 14:08:56
134
原创 RISC机器的特点
第一台RISC(精简指令系统计算机)于1981 年在美国加州大学伯克利分校问世。它在继承了CISC(复杂指令系统计算机)的成功技术，并在克服了CISC 机器缺点的基础E发展起来的。尽管众多厂家生产的RISC处理器实现手段有所不同，但是RISC概括的三个基本要要是普遍认同的。这三个要素是:①一个有限的简单的指令系统:②CPU配备大量的通用客存器:③强调对指令流水线的优化。RISC的目标绝不是简单的缩减指令系统，而是使处理器的结构更简单，更合理，具有更高的性能和执行效率，并降低处理器的开发成本。基于三要
2022-12-31 14:04:41
1006
原创 指令周期的概念
指令和数据从形式上看都是二进制代码，所以人们很难区分出这些代码是指令还是数据。然而CPU却能识别这些二进制代码:它能准确地判别出哪些是指令字，哪些是数据字，并将它们送往相应的部件。本节我们将讨论在一些典型的指令周期中，CPU的各部分是怎样工作的，从而能加深对这一问题的理解和体验。题由控制石贵出额热信计算机之所以能自动地工作，是因为CPU能从存放程序的内存里取出一条指令并执行这条指令;紧接着又是取指令，执行指令....此周而复始，构成了一个封闭的循环。除非遇到停机指令，否则这个循环将一直继续下去，CPU每取茁
2022-12-19 22:30:22
54
原创 常见的偏移寻址
常用的三种偏移寻址是相对寻址、基址寻址、变址寻址。相对寻址随含引用的专用寄存器是程序计数器(PC)，即EA-A+(PC),它是当前P的内容期上指令地址学段中A的值一股来说，地址字段的值在这种操作下被看成2的补码数的值。因此有效地址是对当前指令地址的一个上下范围的偏移，它基于程序的局部性原理。使用相对寻址可节省指令中的地址位数，也便于程序在内存中成块搬动。基址寻址被引用的专用寄存器含有一个存储器地址，地址字段含有一个相对于该地址的偏移至(通常是无符号整数)。寄存器的引用可以是显式的，也可以是隐式的。基
2022-12-19 22:27:50
1435
原创 cache的基本原理
cache 基本原理cache是一种高速缓冲存储器，是为了解决CPU和主存之间速度不匹配而采用的一重要技术。其原理基于程序运行中具有的空间局部性和时间局部性特征。cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主快，容量远小于主存。cache能高速地向CPU提供指令和数据，从而加快了程序的执行度。从功能上看，它是主存的缓冲存储器，由高速的SRAM组成。为追求高速，包括管在内的全部功能由硬件实现，因而对程序员是透明的。当前，随着半导体器件集成度的进一步提高， 可以将小容量的cache与
2022-10-30 22:57:04
1668
原创 【无标题】
三个门的使用或门或门是一个双输入逻辑门，可对其输入执行布尔或运算。仅当两个输入均为 0（低）时，或门的输出才为 0（低）。对于输入的所有其他组合，或门的输出为 1（高）。与门与门是一个双输入逻辑门，可对其输入执行布尔与运算。与门的输出只有在其两个输入均为 1（高电平）时才为 1（高电平）。对于所有其他情况，与门的输出为 0（低）。异或门异或门，通常写为异或门或异或门，是一个双输入逻辑门，对其输入执行异或运算。如果输入不同，即一个输入为 1（高）而另一个输入为 0（低），则异或门的输出为 1（高
2022-10-23 23:06:00
34
原创 四个BCD代码
余3码是在8421码基础上每位十进制数BCD码再加上二进制数0011得到的，因为8421码中无1010~1111这6个代码，所以余3码中无0000~0010,1101~1111这6个代码。将两个余3码表示的十进制数相加时，能正确产生进位信号，但对“和”必须修正。8241码，在代码中从左至右看每一位“1”分别代表数字“8”“4”“2”“1”，所以叫8421码。2421码是从左到右，第一位1代表2，为0代表0，第二位为1代表4，为0代表0，第三位为1代表2，为0 代表0，第四位为1代表1，为0代表0。
2022-09-10 14:25:23
1194
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人