FPGA
枫溪夜影
FPGA硬件出身的人工智能工程师
展开
-
Vivado使用IP核floating-point实现对数运算
本文介绍使用IP核floating-point来计算对数,该IP计算对数时,计算的是Ln(A)(A是输入),如下图所示:输入是浮点数,所以如果我们在FPGA内使用的定点数,则需要先将定点数转化为浮点数:实现对数运算时,可以使用DSP核心,也可以不用,IP配置中提供了三个等级:对于Flow Control可以选择带缓存的Blocking模式,也可以选择没有缓存的NonBlocking模式,延...原创 2018-02-26 15:53:23 · 11923 阅读 · 0 评论 -
FPGA问题总结
1、时序逻辑和组合逻辑的区别时序逻辑:定义:任意时刻的输出不仅取决于该时刻的输入,而且还和电路原来的状态有关,并且只有在时钟跳变时,输出才会改变;verilog实现:always模块的触发事件只有时钟的边沿,赋值语句一般使用非阻塞赋值"<=";组合逻辑:定义:任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关,不涉及对信号跳变沿的处理,无存储电路,也没有反馈电路,一般可以通过真值表来...原创 2018-03-16 11:37:00 · 1089 阅读 · 0 评论 -
基于FPGA的CORDIC算法实现——Verilog版
很详细,当作记录了,转载自小一休哥的文章:http://blog.csdn.net/qq_39210023/article/details/77456031目前,学习与开发FPGA的程序员们大多使用的是Verilog HDL语言(以下简称为Verilog),关于Verilog的诸多优点一休哥就不多介绍了,在此,我们将重点放在Verilog的运算操作上。 我们都知道,在Verilog中,运算一般分为...转载 2018-02-24 12:00:00 · 1185 阅读 · 0 评论