TI 多核DSP 66x
zzsfqiuyigui
这个作者很懒,什么都没留下…
展开
-
LTE物理层详解--- 基本介绍
1.机制的来源 ----哲学想出来的,协议或规定,特别是‘恰当(中庸的思想),极端就是毁灭.就像TDD没有沿用3G的上下行随便配置的方法,但也不能只有一种配置,这样太死板,所以折中之后提取出了七种比较有意义的帧结构模型。具体问题具体分析。不能生搬硬套,要根据具体的情况订出具体的策略。后面介绍每种信道的时候就能看出来,每种信道的处理几乎都不一样,没有一种完全统一的方式。就转载 2012-05-22 00:17:33 · 25688 阅读 · 2 评论 -
【常见问题汇总--持续更新】Keystone常见问题
http://www.deyisupport.com/question_answer/f/53/t/5396.aspx http://blog.sina.com.cn/s/articlelist_1589254865_0_1.html LTE详解http://www.readhere.cn/page.php?id=1648 读懂通信http://www.mscbsc.com/bbs原创 2012-05-24 23:06:04 · 1446 阅读 · 0 评论 -
C6678共享存储器问题
MSMC默认配置为L2,根据用户需要能配置成L3。由于配置为L3只是做了地址映射,所以物理上的访问时间应该还是一个数量级的,相差不大。这里的L2和L3的区别应该是指L2只能被L1D和L1P Cache, L3能被L2、L1D和L1P Cache。一般来说,默认使用L2的配置。用户根据自己的应用来决定是否配置为L3。最常见的需要设置MSMC为L3的场景为:需要MSMC内存为non-cacheable原创 2012-06-26 21:28:27 · 3599 阅读 · 0 评论 -
DSP OMAP 程序耗时测定 CPU周期 两种方法
DSP开发中,测量某个函数或某段代码的cycles消耗是经常要做的事情,常用的profiling和clock()一般在simulation下使用,真正到了板子上做emulation时,因为要考虑到数据和被测code在板子上的存放位置和读取时间,用这种方法测结果就不那么可靠了。其实在c64x+ core上有两个计数寄存器TSCL/TSCH,它们与CPU同频,共同表示一个64-bit数,CPU运行一个转载 2012-06-24 14:44:00 · 3801 阅读 · 0 评论 -
KeyStone多核SoC工具套件: 单个平台满足所有需求
过去,实施和部署多核片上系统 (SoC)器件的一大挑战一直都是为编程和调试这些平台提供适当的工具。开发人员要充分发挥多核性能优势,就必须进行高效率分区,并在这些核上运行高质量软件。复杂多核系统的调试会面临同步处理模式以及子系统接口访问受限所带来的其它复杂性。开发和调试多核 SoC所花费的时间以及实现理想 SoC性能的能力可用来衡量工具套件的优势。 TI支持 KeyStone转载 2012-05-24 22:38:55 · 1181 阅读 · 0 评论 -
采用TI多标准基站 SoC 实现性能、效率与差异化的全面提升
介绍 随着消费者对智能电话需求的日益增长以及无线平板电脑的广泛普及,当今的移动因特网需要连接越来越多的用户,从而要求移动网络实现显著的容量增长。长期演进(4GLTE) 能够以更低的成本提供更高的频谱效率与更大的容量。不断演进的 LTE-Advanced (LTE-A) 能够可实现具有更高带宽、更强吞吐能力与更高级天线技术的异构网络。同时,WCDMA 标准也在不断演进发展,具有更高转载 2012-05-24 22:29:16 · 2577 阅读 · 0 评论 -
SysLink FAQs
Where do I get SysLink releases?SysLink releases can be downloaded from hereWhat do I get with SysLink, and how do I get started?Each SysLink release is available as a full source releas转载 2012-05-24 09:55:18 · 1798 阅读 · 0 评论 -
SysLink Overview
What is SysLink?SysLink is runtime software and an associated porting kit that simplifies the development of embedded applications in which either General-Purpose microprocessors (GPP) or DSPs com转载 2012-05-24 09:40:58 · 1846 阅读 · 0 评论 -
KeyStone II多内核处理器Navigator Runtime应用案例分析
多内核处理器给编程人员带来了新的挑战。在多内核项目中,半数以上的成本来自软件开发。多内核编程的具体挑战是非对称多内核处理器 (AMP),因为其中相同的器件中驻留着 RISC 与 DSP 内核等不同类型的处理单元。这主要是因为操作系统 (OS) 对资源管理与负载均衡的支持非常薄弱甚至根本没有,导致可扩展性差与资源利用率低。 德州仪器 (TI) 创新型 KeyStone II 多内核架构提供专用转载 2012-05-24 21:46:13 · 1539 阅读 · 2 评论 -
SysLink UserGuide
IntroductionThis is the SysLink User's Guide. It provides information about the SysLink product - its architecture, features, concepts and programming tips.SysLink is runtime software and an a转载 2012-05-24 10:09:25 · 6071 阅读 · 0 评论 -
德州仪器与6WIND联合推出针对TI KeyStone II多内核处理器优化的数据包处理软件
日前,德州仪器 (TI) 与软件定义网络黄金标准提供者6WIND 联合宣布,6WINDGate™ 软件解决方案目前支持 TI 最新可扩展 28 纳米多核处理器(基于近期推出的 KeyStone II 多内核架构)。6WINDGate 提供综合而全面的预集成数据包处理软件套件,TI 客户无需投入资源即可将来源不同的分立式协议整合起来并进行定制优化设计。这可帮助 OEM 厂商更便捷地设计高性能、软转载 2012-05-24 21:24:55 · 1334 阅读 · 0 评论 -
引领4G技术创新 以全新多核SoC架构进行LTE开发
LTE技术通过更有效的传输以提高数据速率,提供功能强大的新设备来提升移动用户的体验。对于基站厂商及其供应商而言,LTE变革的同时也提出了新的技术挑战。有效支持4G系统需要DSP设计的多项创新,这些创新促使业界采用SoC架构,以支持这类系统。本文将探讨德州仪器(TI)的全新SoC架构如何达到4G系统的关键功能。 LTE概述 蜂窝网络的数据使用正迅速成长,基础设备厂商亦期待4G标准转载 2012-05-22 00:00:25 · 2304 阅读 · 0 评论 -
c66x+ccs5.1 L1P,L1D,L2 cache分析工具
1.ccs5.1---Tools下的Prolife工具中,提供了L2,L1D的分析2.对于L1 P \ccsv5\tools\compiler\c6000\doc下面的spru187t,里面有cache layout tools的介绍,这个可以对L1P cache 进行优化,也可以选择cycle approximate simulator, profile tools 有L1P的的分析原创 2012-05-21 11:19:22 · 3616 阅读 · 0 评论 -
TI WIKI各模块链接
http://processors.wiki.ti.com/index.php/Profiler Profiler模块http://processors.wiki.ti.com/index.php/Program_Cache_Layout cache模块http://processors.wiki.ti.com/index.php/Code_Coverage 代码覆盖率原创 2014-03-13 10:38:09 · 1693 阅读 · 0 评论