Verilog与C++的类比

1. Verilog中的module对应C++中的class。它们都可以实例化。例如可以写一个FullAdder module,表示全加器这种器件。  module FullAdder(a, b, cin, sum, cout);  input a, b, cin;  output sum, cout;    assign {cout, sum} = a + b + cin;endmodule  ...
阅读(7169) 评论(3)
    个人资料
    • 访问:3177323次
    • 积分:24190
    • 等级:
    • 排名:第241名
    • 原创:144篇
    • 转载:3篇
    • 译文:2篇
    • 评论:3297条
    公告
    本人博客的文章均为原创作品,除非另有声明。个人转载或引用时请保留本人的署名及博客网址,商业转载请事先联系。我不使用即时聊天工具。也请不要用 CSDN 站内信、私信、短消息或者留言功能跟我联系。我的 gmail 用户名是 giantchen,微博 http://weibo.com/giantchen。
    陈硕的微博
    最新评论
    g