查看PCM1750P的技术文档。
下图是进行模数转换的时序图:
Master System Clock: 256 X the base sampling frequency of 48kHz=256*48KHz=12288KHz(Optional Digital Filter)
通过时钟IP核,由系统100MHz时钟生成12288kHz时钟。
如图:T_REF=1/12288kHz≈81.38ns≈81ns
Convert Command High:T_1=1*T_REF=81ns S/H Acquisition Time:T_2=6*T_REF=486ns
Convert to Clock Time: T_3=4*T_REF=324ns Master Clock Input:T_4=3*T_REF=243ns
Clock High:T_5=1*T_REF=81ns Clock Low:T_6=2*T_REF=162ns
Data Hold Time:T_7=10ns