- 博客(1)
- 收藏
- 关注
RSS订阅原创 VHDL语言实现的任意整数分频器。
fpga中，一般外接的晶振是50Mhz,如果电路中一个模块需要25mhz时钟，那么进行一个2分频，这个是相当容易的，下面是一种方法，还有可以用一个二进制计数器实现。这里就不写代码了。easy.同样的原理 ，四分频也很容易。process(clk)--clk输入时钟；begin if(rst = 0) then --rst复位信号； clkout elsif(clk;event
2008-08-05 18:02:00
9177
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人