本文介绍了如何使用VHDL语言实现任意整数分频器，特别是针对非整数倍分频的情况。通过结合正沿和负沿触发，创建两个计数器，实现了非整数分频。示例代码展示了3分频器的设计，并提供了对应的testbench验证方案。
fpga中，一般外接的晶振是50Mhz,如果电路中一个模块需要25mhz时钟，那么进行一个2分频，这个是相当容易的，下面是一种方法，还有可以用一个二进制计数器实现。这里就不写代码了。easy.同样的原理 ，四分频也很容易。
process(clk)--clk输入时钟；
begin
if(rst = '0') then --rst复位信号；
clkout <= '0';
elsif(clk;event and clk = '1')then
clkout <= not clk;
end if;
end process;
但是如果实现一个三分频呢？？ rel="File-List" href="file:///C:%5CDOCUME%7E1%5CADMINI%7E1%5CLOCALS%7E1%5CTemp%5Cmsohtml1%5C01%5Cclip_filelist.xml">
process(clk)--clk输入时钟；
begin
if(rst = '0') then --rst复位信号；
clkout <= '0';
elsif(clk;event and clk = '1')then
clkout <= not clk;
end if;
end process;
但是如果实现一个三分频呢？？ rel="File-List" href="file:///C:%5CDOCUME%7E1%5CADMINI%7E1%5CLOCALS%7E1%5CTemp%5Cmsohtml1%5C01%5Cclip_filelist.xml">
最低0.47元/天 解锁文章
6297
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
