嵌入式系统
jinsong402
欢迎探讨fpga,VHDL
展开
-
FPGA做过IIC的请进
最近用FPGA做一个IIC控制器,配置挂在同一IIC BUS 上的EEPROM 和 芯片,EEPROM写操作的时候分为字节写和 页面写,我使用字节写,写完一个字节以后给出结束信号,开始第二个字节的操作,但是我写完第一个字节以后,发现他EEPROM地址自增,把我的第二个字节的SLAVE ADDRESS和偏移地址当成数据写到了接下来的地址当中,也就是使用了页面写方式,总共16个BYTE. 但是我仿真原创 2008-04-23 13:35:00 · 1700 阅读 · 2 评论 -
VHDL语言实现的任意整数分频器。
fpga中,一般外接的晶振是50Mhz,如果电路中一个模块需要25mhz时钟,那么进行一个2分频,这个是相当容易的,下面是一种方法,还有可以用一个二进制计数器实现。这里就不写代码了。easy.同样的原理 ,四分频也很容易。process(clk)--clk输入时钟;begin if(rst = 0) then --rst复位信号; clkout elsif(clk;event原创 2008-08-05 18:02:00 · 9179 阅读 · 2 评论