2015年05月_jzj1993

11月 09月 05月 03月 02月

原创 Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真、Testbench

新建工程打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。点击Next输入工程名称和路径。选择RTL Project，勾选Do not specify......（这样可以跳过添加源文件的步骤，源文件可以后面再添加）。根据自

2015-05-06 11:27:13 41630 13

原创 Xilinx Vivado的使用详细介绍（3）：使用IP核

IP核（IP Core）Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。IP核类似编程中的函数库（例如C语言中的printf()函数），可以直接调用，非常方便，大大加快了开发速度。使用Verilog调用IP核这里简单举一个乘法器的IP核使用实例，使用Verilog调用。首先新建工程，新建demo.v

2015-05-06 11:26:54 20097 1

原创 Xilinx Vivado的使用详细介绍（2）：综合、实现、管脚分配、时钟设置、烧写

前面一篇介绍了从新建工程一直到编写代码进行行为仿真，这篇继续进行介绍。修改器件型号新建工程时选择过器件型号，如果新建好工程后需要修改型号，可以选择菜单Tools - Project Settings。弹出窗口中，点击Project Device右侧的按钮，即可选择器件型号。综合（Synthesis）综合类似于编程中的编译。在Flow

2015-05-06 11:26:03 61139 2