自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+

Kingbeful的专栏

Impossible is Nothing. And I'll try my best

  • 博客(3)
  • 资源 (1)
  • 收藏
  • 关注

原创 Astro学习(2)Floorplan

Floorplan分两部分, block level 和 Chip level今天先写 block level的大致流程 1. Execute the axgRectiPlanner command to ensure that the floorplan is ready and that all of the pins are on the origin except for "boundar

2008-11-27 21:06:00 2386

原创 Astro学习(1)Design & Timing setup

总的步骤是design & Timing setupfloorplanplaceCTSrouting1 建立布线环境1.1 读入设计Tools -> Data Prep//======================Verilog================Netlist in -> verilog to Cellread verilog fileset library nameset out

2008-11-26 15:39:00 1831

转载 DC简明教程

http://blog.21ic.com/user1/1425/archives/2008/47158.html 1.1 什么是DC?      DC(Design Compiler)是Synopsys的logical synthesis优化工具,它根据design description和constraints自动综合出一个优化了的门级电路。它可以接受多种输入格式,如硬件描述语言、原理图

2008-11-18 21:05:00 2237

Practical Programming in Tcl&Tk

电子文档,chm的,看起来还是比较方便的 。

2008-10-25

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除