1.若干 PCB 组成系统,各板之间的地线应如何连接?
答:各个 PCB 板子相互连接之间的信号或电源在动作时,例如 A 板子有电源或信号送到 B 板子,一定会有
等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。这地层上的电流会找阻抗最小的地方流
回去。所以,在各个不管是电源或信号相互连接的接口处,分配给地层的管脚数不能太少,以降低阻抗,
这样可以降低地层上的噪声。另外,也可以分析整个电流环路,尤其是电流较大的部分,调整地层或地线
的接法,来控制电流的走法(例如,在某处制造低阻抗,让大部分的电流从这个地方走),降低对其它较敏
感信号的影响。
2、PCB 设计中差分信号线中间可否加地线?
答:差分信号中间一般是不能加地线。因为差分信号的应用原理最重要的一点便是利用差分信号间相互耦
合(coupling)所带来的好处,如 flux cancellation,抗噪声(noise immunity)能力等。若在中间加地线,
便会破坏耦合效应。
答:为了说明差分放大电路抑制
共模信号及放大差模信号的能力,常用共模抑制比作为一项技术指标来衡量,其定义为放大器对差模信号的
电压放大倍数Aud与对共模信号的电压放大倍数Auc之比,称为共模抑制比,英文全称是Common Mode Rejection Ratio,因此一般用简写CMRR来表示,符号为Kcmr,单位是分贝db。
4.高速信号需要加ESD防护,既能静电防护又能抗电磁干扰。
5、PCB 设计如何避免高频干扰?
答:避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰(Crosstalk)。可用拉
大高速信号和模拟信号之间的距离,或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地
对模拟地的噪声干扰。
答:避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰,也就是所谓的串扰(Crosstalk)。可用拉
大高速信号和模拟信号之间的距离,或加 ground guard/shunt traces 在模拟信号旁边。还要注意数字地
对模拟地的噪声干扰。
6、PCB 设计中如何解决高速布线与 EMI 的冲突?
答:因 EMI 所加的电阻电容或 ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好
先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的问题, 如高速信号走内层。 最后才用电阻电容或
ferrite bead 的方式, 以降低对信号的伤害。
先用安排走线和 PCB 叠层的技巧来解决或减少 EMI 的问题, 如高速信号走内层。 最后才用电阻电容或
ferrite bead 的方式, 以降低对信号的伤害。
7、避免上下相邻两层的走线方向相同,甚至有走线正好上下重迭在一起,因为这种串扰比同层相邻走线的
情形还大。
情形还大。
8、PCB 设计中当一块 PCB 板中有多个数/模功能块时,常规做法是要将数/模地分开,原因何在?
答:将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声,噪声的大小跟信号的
速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常
接近,则即使数模信号不交叉, 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模
拟电路区域距产生大噪声的数字电路区域较远时使用。
答:将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声,噪声的大小跟信号的
速度及电流大小有关。如果地平面上不分割且由数字区域电路所产生的噪声较大而模拟区域的电路又非常
接近,则即使数模信号不交叉, 模拟的信号依然会被地噪声干扰。也就是说数模地不分割的方式只能在模
拟电路区域距产生大噪声的数字电路区域较远时使用。
9、请问在 PCB 布线中电源的分布和布线是否也需要象接地一样注意。若不注意会带来什么样的问题?会
增加干扰么?
答:电源若作为平面层处理,其方式应该类似于地层的处理,当然,为了降低电源的共模辐射,建议内缩
20 倍的电源层距地层的高度。如果布线,建议走树状结构,注意避免电源环路问题。电源闭环会引起较大
的共模辐射。
增加干扰么?
答:电源若作为平面层处理,其方式应该类似于地层的处理,当然,为了降低电源的共模辐射,建议内缩
20 倍的电源层距地层的高度。如果布线,建议走树状结构,注意避免电源环路问题。电源闭环会引起较大
的共模辐射。
10、PCB 设计中,在布时钟时,有必要两边加地线屏蔽吗?
答:是否加屏蔽地线要根据板上的串扰/EMI 情况来决定,而且如对屏蔽地线的处理不好,有可能反而会使
情况更糟。
答:是否加屏蔽地线要根据板上的串扰/EMI 情况来决定,而且如对屏蔽地线的处理不好,有可能反而会使
情况更糟。