如何计算时钟输出频率

原创 2012年03月29日 00:00:21

这里用的是FS2410 板子,下图来源来芯片手册

 

MPLL(FCLK)=(m*Fin)/(p*2^s)

m=MDIV+8,p=PDIV+2,s=SDVI

 

S3C2410 为例:

MDIV=0x5c/0x28  PDIV=0x08  SDVI=0x0 Fin=12M (Fin 表示晶振,具体数值查芯片手册)

MPLL=(0x5c+8)*12M/(0x08+2)*2^0)=120M

 


版权声明:本文为博主原创文章,未经博主允许不得转载。

相关文章推荐

MTKl 屏的时钟频率计算

[FAQ11002] 如何配置DSI时钟频率 [DESCRIPTION] 计算DSI数据速率的方式,以及如何配置时钟clk的方式 [KEYWORD]  dsi、data rate、m...

MTKl 屏的时钟频率计算

[DESCRIPTION] 计算DSI数据速率的方式,以及如何配置时钟clk的方式 [KEYWORD]  dsi、data rate、mipi clk   [SOLUTION] 1、...

ADC采样频率计算与时钟频率选择

ADC10每次采样转换的总时间是: 采样时间+转换时间 其中采样时间可以设置成若干个ADC10CLK,转换时间手册中给出的是13个ADC10CLK,当然还有一个时钟同步时间tsync,但是这个时间小于...

简单验证K60内部时钟运行频率

新的一年,开个好头~K60凉在手里好多天了,好久没弄了,今天又拿出来当宝贝似的玩了玩,捣鼓了一上午,有点小收获,跟大家分享一下,因为只是一种小技巧,所以就不单独列入从零入手系列了。     其实...

LINUX中s3c2440总线频率、时钟的设置

很多硬件的正常运行需要有总线时钟的支持,比如LCD、I2C等设备。本文分析一下s3c2440的总线时钟,以及在linux中对s3c2440总线时钟频率的相关操作。首先分析硬件s3c2440的总线时钟。...

s3c2440时钟频率

分类: LINUX ++++++++++++++++++++++++++++++++++++++++++ 本文系本站原创,欢迎转载! 转载请注明出处: http://blog.csdn....

Tiny210(S5PV210) U-BOOT(三)----配置时钟频率源码分析

1.设置APLL/MPLL/EPLL/EPLL锁相环时间 翻看手册,P371页,找到PLL CONTROL REGISTERS。 • (APLL_LOCK, R/W, Address = 0x...

TQ2440的FCLK,HCLK,PCLK,UCLK时钟频率设置 (2013-08-22 09:14:19)转载▼

S3C2440有两个PLL(phase lockedloop)一个是MPLL,一个是UPLL。MPLL用于CPU及其他外围器件,UPLL用于USB。用于产生FCLK, HCLK, PCLK三种频率,这...

如何获取 Android 设备的CPU核数、时钟频率以及内存大小

Device Year Class 的主要功能是根据 CPU核数、时钟频率 以及 内存大小 对设备进行分级。代码很简单,只包含两个类: DeviceInfo -> 获取设备参数,YearClas...

第四章、TIny4412 U-BOOT移植四 配置时钟频率源码分析

上篇讲了配置时钟的原理,今天就结合源码具体分析一下。在U-Boot的源码中,系统时钟的初始化是放在板文件夹下的(board/Samsung/mytiny4412)的clock_init_zthtiny...
  • eshing
  • eshing
  • 2014-07-07 23:05
  • 2118
内容举报
返回顶部
收藏助手
不良信息举报
您举报文章:深度学习:神经网络中的前向传播和反向传播算法推导
举报原因:
原因补充:

(最多只允许输入30个字)