[A-VI] 电路基本元件II

最新推荐文章于 2024-01-10 15:19:43 发布

竹影半墙

最新推荐文章于 2024-01-10 15:19:43 发布

阅读量2.6k

点赞数

本文链接：https://blog.csdn.net/misskissc/article/details/40830169

版权

碚大专栏收录该内容

410 篇文章 7 订阅

订阅专栏

窃以为，理解PN结可能是能更易理解MOSFET，BJT等基本元件的基础，以外加电场会如何影响PN结（变宽还是变窄）来分析元件的导电特性。理解电路基本元件是理解电路的基础。读《电子技术基础 –模拟篇》—康华光，再忽略对部分细节的疑问来获取这些基础是个选择。

1 FET

FET有两种主要类型:MOSFET和JFET。

(1) MOSFET

MOSFET（Metal-Oxide-Semiconductor Field Effect Transistor，金属-氧化物-半导体场效应管）是一种利用电场效应来控制其电流大小的半导体器件。它有四种类型，选其中一种（增强N型MOS管记为NMOS-E）进行分析。一叶知秋。

NMOSFET和PMOSFET管栅极开启电压是正电压还是负电压问题：N(P)型感生沟道 -- >N(P)型感生沟道需要电子（空穴） -->需加正（负）电压。

NMOSFET和PMOSFET管电流流向问题：NMOSFET（PMOSFET）源极与P（N）型衬底相连，P（N）型衬底为电压参考点。NMOSFET要求Vgs > 0 -->Vds > 0（电阻区时：Vgd = Vgs - Vds >= Vt > 0， Vgs >= Vt，若Vds < 0则NMOSFET无饱和区），电流从漏极流向源极；PMOSFET要求Vgs < 0 --> Vds < 0(电阻区时：Vgd = Vgs - Vds <= Vt < 0， Vgs <= Vt < 0，若Vds > 0则PMOSFET无饱和区)，电流从源极流向漏极。[2014.11.11-补]

[1] NMOS-E结构

Figure1. NMOS-E结构

N⁺及二氧化硅绝缘层下，底线上都是P型衬底。

[2] 原本存在的耗尽层

耗尽层是由于P、N型半导体扩散形成的PN结。Figure 1中包围N⁺的线条即为耗尽层。

[3] NMOS-E内部的连接关系

源极s和P型衬底已连接。对照Figure 1想象。

[4] V_gs导致的耗尽层

柵源电压V_gs即为栅极与P型衬底之间的电压。栅极（铝层）和P型衬底硅片相当于以二氧化硅为介质的平板电容器，V_gs大于0时，介质中便产生由栅极指向P型衬底的电场。这个电场吸收电子到栅极周围，靠近栅极的区域开始带负电。由于自由电子向栅极移动，靠近栅极带负电区域A的区域B的空穴浓度偏大。两临近区域分别表现为电子浓度偏大和空穴浓度偏大时便会发生扩散，A区域的自由电子扩散到B区域中填补到含有三价的共价键上时整个共价键显负电性，B区域中的空穴移动到A区域中时共价键局部显正电性，这两种电性只在A，B区域交界处表现出来，Vgs形成的电场排斥空穴，A,B交界处的电场吸收空穴，内建电场与V_gs形成的电场造成动态平衡，A，B交界处形成耗尽层。图

Figure2. 耗尽层的形成

[5] 漏源通路

柵与P型衬底之间的耗尽层形成后，耗尽层包围圈内圈里是一些含杂质的半导体，同时存在自由电子和空穴（自由电子的浓度比空穴浓度大得多，N⁺为不能移动的原子），只要给这个半导体加一定电压这个半导体就能够导通。由V_gs触发柵与P型衬底之间形成耗尽层的同时也标志着漏源通路的形成，将漏源通路中连接两个N⁺区域的通道称为感生通道。

[6] 导通

柵与P型衬底的耗尽层需要V_gs触发，只要V_gs不存在后这个耗尽层便也不存在（同一种材料，常温下各种粒子的浓度会扩散均匀）。为和耗尽层成动态平衡之势以及保证能形成足够长（足够高的感生沟道），产生这样一个耗尽层的触发电压有一个最小值V_T。当V_gs > V_T时，漏源通路形成。

为确保V_gs为正值并进一步使V_gs > V_T就选P型衬底极为参考电压端。那么当V_ds > 0时，漏源两极导通，回路中产生电流。如图Figure 4

Figure3. V_gs > V_T且V_ds > 0时NMOS-E导通

[7] NMOS-E工作区

Figure 4中漏柵极的N型沟道变窄是因为在图示通路中V_gd = V_gs – V_ds，V_ds让V_gd的值比V_gs小，故而所产生的感生沟道的高度没有柵源高。随着V_ds的增大，V_gd的值会越来越小，如果V_gd的值小到V_T，那么柵漏间的感生通道高度将趋近0，随着V_ds的继续增大，感生通道高度趋近于0向源极蔓延，不过只要有耗尽层的存在，N⁺区的电子还可以从耗尽层通过，所以电流不会明显变小。将使V_gd电压小于等于V_T的V_ds区域称为NMOS-E的饱和区– 电流不会在增大。

V_gs < V_T时，无耗尽层无感生通道产生，此时漏源相当于开路，不管Vds电压如何都不会有电流。这个区域称为NMOS-E的截止区。

V_gs> V_T且V_gd>V_T时，漏源存在通路且漏源通路阻止很小，只要Vds有少许增大或减小就能够使电流发生比较明显的变化。将这个区域称之为NMOS-E的电阻区。

NMOS-E工作区可用下图形象表示：

Figure4. NMOS-E输出特性

[8] 总结

其它类型MOSFET

首先了解其它MOSFET内部结构，然后忽略细节再结合PN结的基础即可分析到其输出特性这个阶段。

遇含MOSFET的电路

有了对MOSFET特性的掌握，其余就是电路分析方法（KVL……）的事情了。

(2) JFET

在NMOS-E中分析过外部电场对PN结（在PN结中也有）与的关系后，这里不再笔记分析。

[1] N-JFET结构

Figure5. N-JFET结构

N型半导体本身导电，漏（d）源（s）之间本身就有通路，V_ds不为0时N-JFET导通。

[2] 原理

外加电场对PN结的宽度的影响

耗尽层（PN结）在反向电压下会加宽。当V_ds = 0（N型半导体不存在电位梯度）时，V_gs< 0时会使两个PN结都反偏，在V_gs绝对值小于PN结反向击穿电压前，两个PN结会随着V_gs的减小而加宽。

Figure6. V_gs控制PN结的宽度

如此，可以用V_gs的值来控制N型半导体导电的宽度，从而控制漏源回路上的电流i_ds。

电位梯度

当V_gs不为0如V_gs > 0时，从源极到漏极的每一个位置上电压值不同，这就是电位梯度。电位梯度的存在导致使PN结各位置上的反偏电压值不同，这就使PN结不同位置的宽度不同。在V_gs > 0的情况下，PN结靠近漏极的位置的宽度要更宽，靠近源极的PN结比较窄，当V_gs值比较大的时候，这种现象会更明显。