- 博客(2)
- 资源 (1)
- 收藏
- 关注
转载 modelsim常用命令
用do文件进行仿真真得很方便,比写testbench方便多了,采用do文件没有那么多信号定义,管理也比较方便. 1.运行仿真,在主窗口输入命令:vsim work.实体名2.为时钟信号添加驱动,输入命令:force clk 0 0,1 10 -r 20,将仿真时钟设为50MHz;(设时间单位为ns)3.打开波形窗口,输入命令:view wave4.为波形窗口添加信号,输入命令:
2010-05-26 10:49:00 11916 1
原创 Verilog/FPGA 小小总结
1、ERROR:HDLCompilers:246 - "*.v" line * Reference to vector reg * is not a legal net lvalue ERROR:HDLCompilers:53 - "*.v" line * Illegal left hand side of continuous assign 错误原因:assign reg
2010-05-17 14:52:00 8530
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人