qp314的专栏

转自：http://longer.spaces.eepw.com.cn/articles/article/item/49448推挽输出与开漏输出的区别(zt)       Push- Pull输出就是一般所说的推挽输出，在CMOS电路里面应该较CMOS输出更合适，因为在CMOS里面的push－pull输出能力不可能做得双极那么大。输出能力看IC内部输出极N管P管的面积。和开漏输出相比，push

LVTTL与LVCMOS区别TTL电平的VIH/VIL一般是2V/0.8V,VOH/VOL一般是 2.4V/0.4V，不论是3.3V还是5V的TTL都一样的；CMOS的VIH/VIL一般是70%VCC/30%VCC，VOH/VOL一般是80% VCC/20%VCC，所以不同的电平不能互推！另外CMOS的速度比较快，一般的高速器件采用！常见逻辑电平标准现在常用的电平标准有TTL、CMOS、L

b          工具条选择eea      取消所有选择状态ctrl+del 删除pw 画导线pb      画总线 pu画总线分支线pn 设置网络标号 原理图常用库文件：Miscellaneous Devices.ddbDallas Microprocessor.ddbIntel Databooks.ddbProtel DOS Schematic Libraries.ddbPCB元

PCB设计技巧百问(转贴)1、如何选择PCB板材？选择PCB板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气和机构这两部分。通常在设计非常高速的PCB板子(大于GHz的频率)时这材质问题会比较重要。例如，现在常用的FR-4材质，在几个GHz的频率时的介质损(dielectric loss)会对信号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielec

1、什么是同步逻辑和异步逻辑,同步电路和异步电路的区别是什么？同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步。由于异步电路具有下列优点--无时钟歪斜问题、低电源消耗、平均效能而非最差效能、模块性、可组合和

竞争: 在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。把不会产生错误输出的竞争的现象称为非临界竞争。把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。冒险：是指数字电路中某个瞬间出现了非预期信号的现象。“1”冒险是由一个变量的原变量和反变量同时加到与门输入端造成的。“0”冒险是由一个变量的原变量和反

一、半导体元件漏电流　　PN结在截止时流过的很微小的电流。 二、电源漏电流　　开关电源中为了减少干扰，按照国标，必须设有EMI滤波器电路。由于EMI电路的关系，使得在开关电源在接上市电后对地有一个微小的电流，这就是漏电流。如果不接地，计算机的外壳会对地带有110伏电压，用手摸会有麻的感觉，同时对计算机工作也会造成影响。 三、电容漏电流　　电容介质不可能绝对不导电，当电容加上直流

 “地”是电子技术中一个很重要的概验。由于“地”的分类与作用有多种，初学者往往容易混淆。这里就这个问题进行一些讨论。 l 地的分类与作用； 1. 信号“地”； 信号“地”又称参考“地”，就是零电位的参考点，也是构成电路信号回路的公共段，图形符号“⊥”。 1） 直流地：直流电路“地”，零电位参考点。 2） 交流地：交流电的零线。应与地线区别开。 3） 功率地：大电流网络器件、功放器件的零电位参考点。

PCB(印刷电路板)制造过程和工艺详解来源：hc360慧聪网丝印特印行业频道 频道：包装印刷 发布时间：2007-10-02 【hc360慧聪网丝印特印行业频道】pcb（印刷电路板）的原料是玻璃纤维，这种材料我们在日常生活中出处可见，比如防火布、防火毡的核心就是玻璃纤维，玻璃纤维很容易和树脂相结合，我们把结构紧密、强度高的玻纤布浸入树脂中，硬化就得到了隔热绝缘、不易弯曲的p

1.原理图常见错误: (1)ERC报告管脚没有接入信号: a. 创建封装时给管脚定义了I/O属性; b.创建元件或放置元件时修改了不一致的grid属性,管脚与线没有连上; c. 创建元件时pin方向反向,必须非pin name端连线. (2)元件跑到图纸界外:没有在元件库图表纸中心创建元件. (3)创建的工程文件网络表只能部分调入pcb:生成netlist时没有选择为glo

 滤波电容用在电源整流电路中，用来滤除交流成分。使输出的直流更平滑。 去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。 旁路电容用在有电阻连接时，接在电阻两端使交流信号顺利通过。1.关于去耦电容蓄能作用的理解1）去耦电容主要是去除高频如RF信号的干扰，干扰的进入方式是通过电磁辐射。      而实际上，芯片附近的电容还有蓄能的作用，这是第二位的。 你

下几点：A、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。B、如果有上拉电阻那它的端口在默认值为高电平，你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，C、尤其用在接口电路中，为了得到确定的电平，一般采用这种方法，以保证正确的电路状态，以免发生意外，比如，在电机控制中

数字地和模拟地处理的基本原则展峻 发表于 2007-6-2 16:54:006推荐数字地和模拟地处理的基本原则如下：1、若为低频模拟电路，加粗和缩短地线；单点接地，可有效防止由于地线公共阻抗而导致的部件之间的互相干扰。而高频电路和数字电路，地线的电感效应较严重，单点接地会导致实际地线加长，故应多点接地和单点

超级电容属无源器件，介于电池与普通电容之间，具有电容的大电流快速充放电特性，同时也有电池的储能特性，重复使用寿命长，放电时利用移动导体间的电子（而不依靠化学反应）释放电流。如果将超级电容（又称法拉电容）与电池比较，则有如下特性： 1. 超低串联等效电阻（ESR），超高功率密度，非常适合大电流放电，一枚4.7F电容能释放瞬间电流达18A以上。 2. 超长寿命，充放电次数大于50万次，若以每天

<br />现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。<br />　　TTL：Transistor-Transistor Logic 三极管结构。<br />　　Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。<br />　　因为2.4V与5V之间还有很