本文分析了OpenRisc ORPSoC的整体架构，包括时钟系统、调试系统和3个总线仲裁器：ibus_arbiter、dbus_arbiter和bytebus_arbiter。重点讲解了各仲裁器的主从设备及功能，如内存控制器、网卡控制器和SPI加载器等，旨在宏观上理解ORPSoC设计。
引言
之前，我们简单分析了ORPSoC的clock子系统，debug子系统，对FPGA的上电，复位，配置，初始化，用户模式等FPGA准备过程有了初步了解。
此外对ORPSoC的启动过程，包括程序的烧写，上电之后的load等过程也有了初步了解。
为了避免犯一叶障目，盲人摸象，本小节就对ORPSoC的整体架构做一个分析，力图能在宏观上把握ORPSoC的整体设计。
关于debug子系统：http://blog.csdn.net/rill_zhen/article/details/9045837
关于clock子系统：http://blog.csdn.net/rill_zhen/article/details/9044791
okay，let's go!
1，a general picture
在分析之前，对ORPSoC有一个主观感受，是很必要的事情，也是很有意义的。在用quartusII综合完后的模块连接 图，如下所示。
可能，从下面的图中看不出任何有价值的东西，只看到乱七八糟的一堆线，还有几个模块，模块的名字都看不清。
不过，没关系，先有一个直观的感觉：aha，so tha is what it is!
that's it.
最低0.47元/天 解锁文章
扫一扫
754
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
