使用开源软件进行Verilog HDL仿真-安装篇

最新推荐文章于 2022-08-20 01:13:41 发布
最新推荐文章于 2022-08-20 01:13:41 发布
阅读量1.1w 收藏 21
点赞数 1
分类专栏： electric design 文章标签： gtk 跨平台 xcode microsoft windows osx
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yennar/article/details/4401207
版权
本文详细介绍了如何在不同平台上安装开源的Verilog仿真软件Icarus Verilog和波形查看器gtkwave。包括Windows上的直接安装包使用，以及在Linux、BSD、AIX、Mac OSX等Xnix系统上的源代码编译方法，涉及Cygwin环境下的编译和依赖库的安装。文章还展示了简单的Verilog代码编译和仿真实例。
摘要由CSDN通过智能技术生成

本系列文章介绍使用开源软件Icarus Verilog和gtkwave进行HDL前端仿真。

 

 

 

一、软件简介

 

 

  • Icarus Verilog
    Icarus Verilog 是一款开源的verilog仿真软件，具有一下特点：

    • 跨平台，Linux/BSD/AIX/Mac OSX/Windows
    • 编译型仿真软件
    • 支持IEEE1364-1995，IEEE1364-2001和IEEE1364-2005标准
    • 支持VPI（即PLI2.0）并实现了一个对标准VPI的扩展
    • 提供一个verilog到VHDL的语言转换器
  • gtkwave
    gtkwave是一款基于gtk+的轻量级波形查看软件，支持的格式有
    • 标准Verilog值变转储文件(VCD/EVCD)
    • interLaced eXtensible Trace文件(LXT/LXT2)
    • Verilog/VHDL Zipped Trace(VZT)
    • GHDL仿真器的转储文件(GHW)

    gtkwave也是跨平台的，它的跨平台特性来自于gtk+的跨平台特性

二、安装

 

  • Microsoft Windows
    在Windows平台下可以直接使用整合了iverilog和gtkwave的
最低0.47元/天 解锁文章
yennar
关注
专栏目录
基于System Verilog仿真验证平台搭建
weixin_44534940的博客
07-12 1125
在FPGA验证或者IC验证领域，经常使用System Verilog语言搭建仿真验证平台。其中IC验证领域使用更多的为UVM验证方法学。对于中小型FPGA项目，使用System Verilog语言搭建仿真验证平台更为常见。
GTKWave 使用指南
最新发布
gitblog_00706的博客
08-21 982
GTKWave 使用指南 gtkwaveGTKWave is a fully featured GTK+ based wave viewer for Unix and Win32 which reads LXT, LXT2, VZT, FST, and GHW files as well as standard Verilog VCD/EVCD files and allows their vi...
轻量版verilog仿真平台：icarus verilog使用简介
热门推荐
zgcjaxj的博客
03-14 1万+
作为一名系统软件工程师，需要对verilog语言有一定的了解，学习verilog过程中免不了要进行仿真。工程上常见的verilog仿真软件基本就是国外EDA三大厂的：Mentor公司的ModelSim，cadence公司的NC-Sim/NC-Verilog和Synopsys公司的VCS。 对于个人学习来讲，这些收费的大型软件并不是很适合。在此推荐一款轻量版的verilog仿真平台，很适合初学者及小...
EDA/PLD中的Verilog 的文本编辑器
12-09
随着电路规模的增大和复杂，传统的图形输入模式已不可行。语言描述电路成为潮流。它的方便性和好的更改性、维护性在实践中得到很好的体现。尤其现在强大的综合工具，和系统集成对核的需求性使Verilog 更有用武之地。每个硬件工程师应该学习掌握它。在进入Cadence 后在命令行中键入textedit *.v:down-left_arrow:(此处*为文件名，在textedit 命令后应带上文件名)键入上述命令后进入文本编辑框，和Windows 中常用的文本编辑框很象。screen.width-333)this.width=screen.width-333" border=0>图4-1-1textedit 文本编辑框界面图中的主菜单F
verilog_代码编写软件UE_高亮
08-03
今天有用UE查看verilog程序，下载的UE是破解版的，打开后灰蒙蒙的一片，很不爽的，于是搜索一番，下面是一段用于verilog在UE中高亮显示的程序，可以用的。以备后用。
Verilog Construction Toolkit-开源
04-27
Verilog Construction Toolkit（VCT）是一个专为Verilog设计者打造的开源C++库，它提供了强大的功能，用于读取、构建以及修改基于Verilog的模块级硬件描述语言（HDL）的结构化网表。这个工具包对于那些在硬件设计、...
Matlab代码verilog-awgn_boxmuller:由VerilogHDL在XilinxVirtexUltra-ScaleFPGA上
05-27
Matlab代码verilog awgn_boxmuller 一，引言 由Verilog HDL在Xilinx Virtex Ultra-Scale FPGA上实现的Fmax高达320MHz的FPGA的AWGN信号发生器IP。 生成器基于Box-Muller算法，定点处理以及精度分析请参考以下论文： -...
Verilog HDL基础语法入门
07-07
2. **编译**：使用仿真器对代码进行预处理、编译和链接。 3. **仿真**：运行仿真，观察波形，验证设计功能。 4. **综合**：将Verilog代码转换为门级网表，用于FPGA或ASIC实现。 5. **布局与布线**：在FPGA或ASIC上...
Icarus Verilog-开源
04-27
**Icarus Verilog——开源Verilog仿真工具详解** Icarus Verilog是一款广受欢迎的开源Verilog编译器，其设计目标是提供一个全面、高效且可移植的Verilog模拟器，支持广泛的Verilog标准，包括IEEE 1364-1995、IEEE ...
Verilog HDL入门(第3版)
03-12
Verilog HDL入门 （美）巴斯克 著，夏宇闻，甘伟 译
NC-verilog安装教程
03-28
cadence ius最后一个XP系统下运行的版本
在 Mac 上编写 Verilog 代码1
08-08
2. 看书很重要，$dumpfile,$dumpvars,$display,$monitor,$stop,$finish一定要搞清楚，想要仿真正常结束并且生成波
GHDL GTKWAVE
u014750027的专栏
11-07 1522
gtkwave 很容易下载，使用常规的方法，apt-get install gtkwave,即可下载并且安装该文件。 下载该文件，官网上有提供 解压该文件，tar -C / -xvf ghdl-0.33-x86_64-linux.tgz，解压到/ 文件夹下，之后教程也没说再怎么弄。 配置Emacs 的VHDL开发模式。 暂时存储这些。
GHDL+gtkwave
wxkhturfun的博客
07-01 1312
前言 之前https://blog.csdn.net/wxkhturfun/article/details/110822618，链接中提到如何使用iverilog+gtkwave开源仿真软件来进行verilog代码的仿真，使用iverilog还可以将verilog转换为VHDL。但是遗憾是iverilog对VHDL并不怎么支持，所以本章介绍如何使用GVHD+gtkwave来进行仿真，GVHD可在windows、Linux、Mac下运行，本文依就是Linux 1.GVHD安装 sudo apt-get ins
linux verilog 编辑器,如何高效的编写Verilog HDL？ - 全文
weixin_39517400的博客
05-13 581
Vim其实一款Linux系统下常用的编辑器，在Windows下叫Gvim，由于它的高度可定制性，操作命令，使得编程者在编写代码的时候双手甚至可以不用离开键盘，只需要输入相应的命令便可以完成整个编程。可以说是程序员的最爱了。那么我这里为什么推荐使用Gvim来编写VerilogHDL呢，首先就是因为它的高度可定制性。Gvim的配置文件是可以定制的，这样在写代码的时候，就可以使用简单的几个命令就可以减少...
Verilog HDL 非IDE搭建
Tech & Study & Life
02-19 1955
零 、前言在学习HDL的时候，大家普遍都会用主流两大公司Xilinx和Altera的IDE开发环境，开发得越久就越来越依赖。事实上ISE（我用过的是14.7）在版本更新到越后面，功能就越来越臃肿，越来越慢。很多功能在打代码时根本就用不上，而且editor也不够友好，所以在经常需要简单地测试代码时，综合和仿真时间不够理想，所以特此需找一个类似于c++开发的环境——g++&sublimetext3，
【驯服野生verilog-mode全记录】day0 —— verilog-mode的安装
moon9999的博客
08-20 1139
简而言之，我们通常使用的verilog-mode是基于emacs的，适配于vim的verilog语法适配以及自动声明、例化、连线工具。gitee上也有很多资源，自行搜索verilog-mode。
verilog HDL插件
08-16
您好！对于Verilog HDL的插件，我可以为您提供一些常用的选择。以下是几个常用的Verilog HDL插件： 1. Verilator：这是一个开源的Verilog HDL仿真器，可以将Verilog代码转换为C++代码，并进行高速仿真。它可以与其他工具集成，并提供丰富的命令行选项和调试功能。 2. Icarus Verilog：这是另一个开源的Verilog仿真器，支持IEEE 1364-2005标准，并提供了完整的编译和仿真功能。它可以与其他工具集成，并支持VCD波形文件生成和调试功能。 3. ModelSim：这是一款商业化的Verilog仿真器，由Mentor Graphics开发。它提供了强大的仿真和调试功能，支持多种硬件描述语言（HDL）和验证方法，并可以与其他EDA工具集成。 4. Quartus Prime：这是Intel FPGA的设计软件套件，提供了完整的FPGA设计流程。它包含了Verilog HDL的编辑、编译、仿真和综合工具，并支持多种FPGA器件系列。 这些插件都有各自的优点和特点，您可以根据自己的需求选择适合您的插件。希望对您有所帮助！如果您有更多问题，请随时提问。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值