计算机组成原理知识复习：

余韵空想

已于 2023-12-26 17:58:20 修改

阅读量39

点赞数 1

文章标签：笔记经验分享

于 2023-12-26 17:55:12 首次发布

本文链接：https://blog.csdn.net/2201_75535519/article/details/135183413

版权

复习笔记，一边复习一边整理，结合了自己能找到的资料，可能仍然不是很全面，都是基础知识点。如果大家需要可以康康（可能存在错漏，仅供参考

1.冯诺依曼计算机体制：

a、采用二进制表示数据与指令

b、采用存储程序方式工作

c、由存储器、运算器、控制器、输入和输出设备五大部分组成

2.什么是存储程序工作方式？

a、事先编程

b、实现存储程序

c、自动连续运行程序

3.什么是控制流&数据流？

a、控制流：控制计算机工作的信息，包括指令、命令

b、数据流：计算机加工处理的对象，包括，数值型数据、非数值型数据

4.什么是模拟信号，什么是数字信号，数字信号有哪两种？

a、模拟信号：随时间连续改变的电信号

b、数字信号：在时间或空间上断续变化的电信号

c、数字信号分为：电平信号（并行传递）、脉冲信号（串行传递）

5.总线的定义及其组成？

a、总线：能够为多个部件分时共享的一组信息传输线路与想要的控制逻辑

b、按功能分：内总线、局部总线、系统总线、外总线

c、按时序分：同步总线、异步总线

d、按信息分：地址总线、数据总线、控制总线

e、按格式分：串行总线、并行总线

f、按方向分：单向总线、双向总线

6.什么是接口？

部件与部件之间的交接部分称之为接口；例如，主机系统总线与I/O设备之间的交接部分叫I/O接口

7.接口的类型？

按传送格式：串行接口、并行接口

按时序控制：同步接口、异步接口

按信息传送控制方式：中断接口、DMA接口

8.什么是基本字长？

一般指参加一次定点运算的操作数的位数，影响计算的精度，指令的功能

9.什么是CPU主频？

计算机输出脉冲序列的频率，计算机一切操作的时间基准信号，频率的高低决定了计算机工作的快慢

10.什么是时钟频率？

主频脉冲分频后形成的时钟脉冲序列的频率，两个相邻试着脉冲之间的间隔是一个时钟周期，也称之为节拍

11.什么是数据通路宽度？

数据总线一次能够并行传送的数据位数

12.什么是数据传输率？

数据总线每秒传送的数据量，也称之为数据总线带宽。

公式：（总线数据通路宽度*总线时钟频率）/8

13.IEEE754编码

a、阶码采用移码表示（在原有基础上加127，1023，16383）

b、尾数采用原码表示（最高位为1，但是舍弃不取，只用小数位）

14.原码与补码的规格化

原码：尾数最高有效位为“1”

补码规格化：正数-最高位为1；负数-最高位为0

15.数值型数据的完整表示需要哪几个方面？

a、进位计数制

b、编码方式

c、小数点位置的处理：定点或者浮点

16.权和基数的概念？

权：即权重，每一位所代表的大小

基数：可以使用的数码个数

17.真值，机器数的定义？及其分类

a、真值：正负号加上数的绝对值

b、机器数：将符号数据化的数

c、可以分为：原码、补码、反码

18.定点数&浮点数？

a、定点数：事先规定，所有数的小数点位置不变

b、小数点的位置按需变化

19.指令？指令系统？

a、指令：按照一系列规律排列的，可以被CPU识别，执行的二进制代码

b、指令系统：一台计算机所能执行的全部指令

20.地址码？

地址码可以指出参与操作的数据和操作结果存放的位置，以及下一条指令的位置

21.寻址方式？

规定了如何对地址字段做出解释，从而找到操作数

22.地址结构？

在指令中明确给出哪些地址，给出几个地址

23.操作数可能存在的位置：

a、堆栈：主存开辟（软堆栈）；CPU中的寄存器组组成（硬堆栈）

b、寄存器：CPU中的寄存器；外设接口中的寄存器

c、存储器：主存；外存

24.寻址方式：

a、立即寻址：操作数直接在指令中、

b、直接寻址：给出主存地址或者寄存器编号，从其中读取操作数

c、间接寻址：从主存或者寄存器中读取地址，再次访问地址，得到操作数

d、变址：给出形式地址，经过加减后得到有效地址，据此访问存储器读取操作数

25.什么是隐式指令？他的特点是什么？

a、隐式指令：统一编址时，设备接口中的寄存器视为一个存储单元，采用通用的数据传送指令实现操作

b、主机可以使用同样的方式访问存储器和外设；地址码可区分存储单元地址与端口地址，无需其他操作，采用通用传输指令即可；编制程序更灵活

26.主机调用外设，外设编制可以采用哪几种方式？

a、单独编址：为每个I/O接口分配独立的端口地址，在指令集中需要专门的指令进行读取

b、统一编址：把每个接口中相关的寄存器视作一个主存单元，分配地址

27.CPU内部寄存器的功能？

a、通用寄存器：可编程访问的寄存器，可以提供操作数，结果，地址指针，计数器等功能；如：R1、R2、R3

b、程序计数器：PC-存放指令在存储器中的存放位置

c、程序状态字寄存器：PSW-记录现行的程序状态和指示程序的工作方式

d、堆栈指针：SP-设置一个具有加减功能的寄存器，SP所指的内容是栈顶内容(程序员可见）

e、暂存器：C、D-不能呗编程访问，只能CPU内部专用

f、指令寄存器：IR-存放正在执行的指令，包括：操作码信息、地址码信息

g、地址寄存器：MAR-存放被访问单元的地址

h、数据缓存寄存器：MDR-存放CPU与主存之间交换的数据

28.CPU整体结构：

29.什么是同步控制？什么是异步控制？

a、同步控制：各项操作与统一的时序信号同步；江操作实践划分为许多时钟周期，周期长度固定，每个时钟周期完成一步操作；特点：关系简单，但是时间安排不经济

b、异步控制：各操作按需选择不同的时间，不受统一的约束，信息交换选择采取应答的形式；特点：无统一时钟周期，存在申请应答，询问，回答等应答关系

30.什么是主设备，什么是从设备？

a、申请使用总线，并获得控制权的设备是主设备；反之，是从设备

31.同步控制引入异步应答

各操作之间仍然是时序信号触发，但是操作之间的时间间隔由实际灵活调整，只要满足时钟周期整数倍即可

32.微程序控制器的基本思想是什么？内部部件有哪些？

a、一条机器指令对应一段微程序

b、一段微程序包含多条微指令

c、一条微指令包含一步操作需要的微命令

d、内部部件：控制存储器（CM)、微指令寄存器(uIR)、微地址寄存器（uAR）

e、执行过程：初始化uIR----》CM----》取机器指令微命令序列

33.常用的加法器进位链

串行进位、并行进位、组内并行，组间并行、组内串行，组间并行

34.影响加法器运算速度的因素

全加器的速度，进位传递信号的速度（主要）

35.组合逻辑控制器、微命令控制器的时序信号如何划分？

a、三级时序系统：工作周期、时钟周期、工作脉冲

b、工作周期：FT、ST、DT、ET、DMAT、IT

c、时钟周期（节拍）：以访存时间作为一步操作时间

d、工作脉冲：同步定时免除控制定时操作，每个时钟周期结束时设置一个脉冲

36.全加器逻辑：

串行进位链：Cn=Gn+PnCn-1

并行进位链：Cn=Gn+PnCn-1+PnPn-1Cn-2.......+PnPn-1Pn-2...P1C0

37.主存、缓存、外存？

a、主存：CPU直接编程访问，存放当前CPU需要执行的程序与需要处理的数据

特点：存取速度快，容量有限

基本要求：随机访问，速度快，具有一定容量

b、外存：存放需要联机保存，但是暂不使用的数据与程序

特点：存取速度慢，容量大

c、高速缓存：最近要使用的程序与数据，当前活跃信息的副本

特点：存取速度较快，容量较小

38.存储介质

半导体存储器、磁表面存储器、光盘存储器

39.什么是随机存取，顺序存取，直接存取；各举一例

a、随机存取：按地址访问存储器中的任一单元，访问时间与位置无关，如：SRAM、DRAM

b、顺序访问存取：按照顺序查找目标地址，访问时间与位置有关，如磁带

c、直接访问存取：访问时先指向小区域，再在该区域顺序查找，访问时间与位置有关，如磁盘，光盘

40.数据传输率：

单位时间内存取的信息数量，也叫带宽

带宽=总线数据通路宽度*总线时钟频率/8

41.静态存取器SRAM、动态存取器DRAM的存储原理？

静态：双稳态

动态：电容

动态四管单元：定期补充电荷，读出非破坏性，读出即可实现刷新

动态单管单元：破坏性读出，读后重写

42.动态刷新有哪几种？

刷新周期：刷新一行需要的时间

刷新周期数：刷新一片芯片所需的周期由芯片矩阵的行数决定

刷新周期的安排方式：

集中刷新：2ms内完成所有刷新周期，会产生死区，适用于实时要求不高的场合

分散刷新：各刷新周期安排在存取周期内，造成主存利用率降低，适合用在低速系统中

异步刷新：刷新周期安排分散在2ms内，每隔一段时间刷新一行，死区小，减少了刷新次数，大多设备的刷新方式

43.全地址译码，部分地址译码？

全译码：除了与芯片链接的地址外，所有的高位地址用于译码产生片选信号

部分译码：除了与芯片链接的地址外，部分高位地址用于译码产生片选信号

44.总线：

总线：一组为多个设备分时共享的信息传送线路以及相应的控制逻辑

特点：分时共享-只允许一个部件送出数据到总线上

总线周期：完成一次主存或者iI/O端口访问的时间

45.总线标准：

对于总线信号组成、信号引脚含义、信号电平等作统一规定

制定标准的原因：便于灵活组成系统

系统总线信号的组成：时序、数传控制、中断请求、总线请求、复位......

46.为什么需要接口？

a、工作速度不同，不同速度的外设与CPU连接

b、数据格式转化。外设与CPU的数据格式可能不同

c、一次数据传送量的控制

47.I/O接口的主要功能

a、寻址：接受CPU送来的地址码、选择接口中的寄存器供CPU访问

b、数据缓冲：实现主机与外设的速度匹配；缓冲深度与传送的数据量有关

c、预处理：串-并格式转化，数据通路宽度转化，电平转化

d、控制功能：传送控制命令与状态信息，实现I/O传送控制

48.系统总线上一般有哪几种信息？

a、数据总线：传输数据信息，决定总线宽度

b、地址总线：传输地址信息，决定信息能力

c、控制总线：传输控制信息与状态信息

49.主机与外设的信息交换控制方式

a、直接程序传送：依靠CPU执行相关程序实现输入与输出

b、中断程序：设备提出中断请求，主机响应后与设备交换信息，接口中含有中断控制请求

c、DMA：依靠硬件直接在主存与外设之间进行数据传送，传送过程不需要CPU干预

50.中断方式定义、实质、特点？

a、含义：CPU暂时中止现行程序的执行，转去执行某个随机时间服务的中断处理程序，处理完成后恢复执行原程序

b、实质：程序切换（方法-保存断点、保护现场、恢复现场、返回断点；时间-一条指令结束时进行切换，保证程序的完整性）

c、特点：随机性-事态随机、有意调用，随机请求、随机插入事态

51.中断向量，中断向量表，向量地址？

a、中断类型码：每个中断程序对应的编号

b、中断向量：中断服务程序的入口地址

c、中断向量表：存放中断向量的单元

d、向量地址：访问中断向量的地址码

52.什么是中断向量，什么是非中断向量？二者优缺点？

a、二者均是中断程序源获取服务程序入口

b、非中断向量：软件提供的地址

c、中断向量：硬件提供的地址

53.中断响应的条件：

a、外设请求且未屏蔽

b、CPU开启中断

c、中断源优先级高于当前程序

d、一条指令结束后

54.单级中断，多级中断？

a、单级中断：保护现场、中断服务程序、恢复现场、开中断、返回

b、多级中断：保护现场、送新屏蔽字+开中断、中断服务处理、关闭中断、恢复现场+原屏蔽字、开中断、返回

55.DMA定义、实质、特点？

a、定义：依靠硬件直接在主存与外设之间进行数据传送，传送过程不需要CPU干预

b、特点：响应随机请求、不影响CPU运行+只占用总线、大批量数据的简单传送

c、应用：主存与高速I/O设备之间；大批量数据采集器

d、过程：程序准备（主程序初始化）---》传送请求---》DMA传送（存储器--直传--I/O）（硬件实现）---》善后处理（执行中断处理程序）

56.拓展操作码：根据条件计算指令数量

例题：假设某机器指令字长16位，操作码可扩展，有单操作数和双操作数两类指令，每个地址码6位，双操作数指令有13条，则单操作数指令最多可有条。

解题步骤：

a、地址码站6位，所以双操作数一共用去12位，余下4位编码，最多一共可以有2*2*2*2=16条双操作数指令

b、但是题述，有13条双操作数指令，所以余下三条可以改为单操作数指令

c、单操作数指令与双操作数指令相比，多了6位可以编码区域，所以一条双操作数可以改为2*2*2*2*2*2=64条单操作数

d、一共用了3条双操作数指令改编，所以最多可以有3*64=192条单操作数指令

57.根据寻址方式寻找操作数：

例题：设存储器部分单元(按字编址)和部分寄存器内容如下图所示：

(1) 若指令中某地址码为寄存器号000，则采用寄存器直接寻址和间接寻址的操作数分别是什么？

(2) 若指令中某地址码为1004H，则采用存储器直接寻址和间接寻址的操作数分别是什么？

(3) 指令给出变址寄存器号为010, 形式地址21H，采用变址寻址读取操作数，则读取的操作数是什么？

解答：

（1）寄存器直接寻址----按照寄存器号直接查找到的值即为操作数（1000H）；

寄存器间接寻址----按照寄存器号查找到的是存放操作数的地址，需要再次按照地址查找，从而得到操作数（1006H）

（2）存储器直接寻址----按照地址码直接查找到的值即为操作数（1002H）；

存储器间接寻址----按照地址码查找到的是存放操作数的地址，需要再次按照地址查找，从而得到操作数（2374H）

（3）按照寄存器号查找到的地址是形式地址，需要将二者相加，得到真正的地址码，从而找到操作数（751CH）

58.IEEE754短浮点数格式表示：

例题：将十进制数-7.25转换为IEEE754短浮点数格式（写出计算的过程）

步骤：

a、将7.25化为二进制：111.01

b、将111.01规格化--->1.1101*2^2

c、计算阶码2+127=129=10000001

d、补全尾数（23位），需要去掉整数部分---->11010000000000000000000

e、组装： 1100 0000 1110 1000 0000 0000 0000 0000

f、转为16进制： C 0 E 8 0 0 0 0 --->C0E80000

59.CPU的逻辑组成（模型机框图）

（1）CPU的逻辑组成→模型机框图；

（2）CPU内每个寄存器的作用；

（3）总线的分类及定义；

（4）控制器的分类及区别；

解答：

（1）

（2）

a、通用寄存器：可编程访问的寄存器，可以提供操作数，结果，地址指针，计数器等功能；如：R1、R2、R3

b、程序计数器：PC-存放指令在存储器中的存放位置

c、程序状态字寄存器：PSW-记录现行的程序状态和指示程序的工作方式

d、堆栈指针：SP-设置一个具有加减功能的寄存器，SP所指的内容是栈顶内容(程序员可见）

e、暂存器：C、D-不能呗编程访问，只能CPU内部专用

f、指令寄存器：IR-存放正在执行的指令，包括：操作码信息、地址码信息

g、地址寄存器：MAR-存放被访问单元的地址

h、数据缓存寄存器：MDR-存放CPU与主存之间交换的数据

（3）

内总线：

局部总线：

系统总线：

外总线：

（4）

组合逻辑控制器：综合化简产生微命令的方式，形成逻辑，由组合逻辑电路产生微命令

优点：速度快

缺点：设计不规整，设计效率低，不易修改、拓展指令系统功能

微程序控制器：根据指令系统事先编好微程序，并存入控制存储器

优点：设计规整，效率高，易于修改、拓展指令系统功能，结构规整简洁可靠，性价比高

缺点：速度慢，执行效率不高

60.CPU的指令流程

（1）指令类型：MOV指令、双操作数算数逻辑运算指令、单操作数算是逻辑运算指令、转移/返回指令、转子指令；

（2）核心是寻址方式：立即寻址、R、(R)、—(R)、(R)+、@(R)+、X(R)；

传送指令：

双操作数指令：

61.操作时间表的安排（微命令的安排）：

（1）CPU数据通路操作：按照数据的流向分成四段

ALU输入选择→AUL功能选择→移位器功能选择→分配脉冲（打入到寄存器中的脉冲）；

（2）与访问主存有关的微命令。

根据上图辅助记忆：

例如：MOV X（R1) @(R2)+

FT0	M-->IR	EMAR
		R
		SIR
	PC+1-->PC	PC-->A
		A+1
		DM	CPPC
		1-->ST	CPST
			CPT
ST0	R2-->MAR	R2--->A
		传A
		DM	CPMAR
		T+1	CPT
ST1	M-->MDR-->C	EMAR
		R
		SMDR
		MDR-->B
		DM	CPC
		T+1	CPT
ST2	R2+1-->R2	R2-->A
		传A
		A+1
		DM	CPR2
		T+1	CPT
ST3	C-->MAR	C-->A
		传A
		DM	CPMAR
		T+1	CPT
ST4	M-->MDR-->C	EMAR
		R
		SMDR
		MDR-->A
		传A
		DM	CPC
		1--DT	CPDT
			CPT
DT0	PC-->MAR	PC-->A
		传A
		DM	CPMAR
		T+1	CPT
DT1	M-->MDR-->D	EMAR
		R
		SMDR
		MDR-->B
		传B
		DM	CPD
		T+1	CPT
DT2	PC+1-->PC	PC-->A
		传A
		A+1
		DM	CPPC
		T+1	CPT
DT3	D+R1-->MAR	D-->A;R1-->B
		A+B
		DM	CPMAR
		1-->ET	CPET
			CPT
ET0	C-->MDR	C-->A
		传A
		DM	CPMDR
		T+1	CPT
ET1	MDR-->M	EMAR
		W
		T+1	CPT
ET2	PC-->MAR	PC-->A
		传A
		DM	CPMAR
		1-->FT	CPFT,CPT