自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

2201_75960439的博客

原创用大白话从底层理解FPGA——进位链CARRY4

理解在FPGA使用的加法减法，在FPGA底层中是如何实现，引出半加器、全加器概念，并理解FPGA中CARRY4的结构及功能

2024-01-14 21:47:33 1286

原创用大白话从底层理解FPGA——触发器、锁存器

然而锁存器因为它没有时钟信号，不容易进行静态时序分析，对信号传输中很容易产生毛刺，因此在设计FPGA时，尽量不用锁存器。:一个触发器可以组成1bit寄存器，多个触发器级联可以组成一个多位寄存器，其作用就是一个小型存储器，用来暂存参与运算的数据和运算结构，一般有8bit寄存器，16bit寄存器，32bit寄存器。:锁存器是FPGA内部电平触发存储单元，注意它没有时钟信号，数据存储取决于使能信号，当锁存器EN有效时，输出才会随着数据输入发生变化，也就是锁存的过程。废话不多说，先列出看完这篇文章，能收获什么？

2024-01-14 19:16:17 511

原创用大白话从底层理解FPGA——LUT

从底层理解FPGA中的LUT的作用，与门电路的区别，Verilog代码如何映射到FPGA底层LUT

2024-01-14 19:00:10 506 1

原创 Vivado关联Vscode编辑器的各种配置

2.在电脑搜索栏搜索“环境变量”，在系统变量中找到变量path双击，点击左侧的新建按钮，在下方输入框中输入Vivado的bin文件夹位置，这里的文件夹的位置要参考安装Vivado时的设置。4.打开vscode，打开拓展界面，点击verilog的setting，将Verilog的Linter更换成xvlog。举例说明：在verilog.json文件中粘贴如下代码，作用是：prefix代表，在开发中，我们输入Shixu，body中时序逻辑的代码模板会自动生成，大大减少开发的时间。如果依旧不行则重启电脑。

2023-05-30 18:18:04 6780 5

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

FPGA北慕 CSDN认证博客专家 CSDN认证企业博客

码龄1年

IP 属地：广东省

IP属地以运营商信息为准，境内显示到省（区、市），境外显示到国家（地区）

4: 原创

154万+: 周排名

17万+: 总排名

9095: 访问

: 等级

100: 积分

35: 粉丝

56: 获赞

6: 评论

89: 收藏

私信

关注

热门文章

分类专栏

从入门到理解FPGA底层逻辑 3篇

最新评论

Vivado关联Vscode编辑器的各种配置
linux_linux?: verilog.json文件文件在哪里呀？
用大白话从底层理解FPGA——LUT
CSDN-Ada助手: 评论：非常棒的博文！你以简明易懂的方式解释了FPGA中的LUT的作用，这对于初学者来说非常有帮助。希望你能继续创作，将更多底层概念以大白话的方式呈现给读者。除了你提到的内容，还有一些与FPGA和LUT相关的扩展知识和技能，或许对读者也会有所帮助。例如，了解FPGA中的其他基本构建单元，比如寄存器、片上存储器等，可以帮助读者更好地理解FPGA的整体结构。此外，学习Verilog或者其他硬件描述语言的语法和规范，可以帮助读者更好地编写和理解Verilog代码。当然，作为学习者，我也希望能够与你交流更多关于FPGA和LUT的知识。感谢你的分享，期待你的下一篇博文！如何写出更高质量的博客，请看该博主的分享：https://blog.csdn.net/lmy_520/article/details/128686434?utm_source=csdn_ai_ada_blog_reply2
用大白话从底层理解FPGA——触发器、锁存器
CSDN-Ada助手: 非常感谢作者的分享，这篇博客对于理解FPGA的触发器和锁存器有很大帮助。希望作者能够继续坚持创作，为我们带来更多易懂的FPGA底层知识解读。下一步建议可以尝试写一些实际的应用案例，让读者更好地理解这些概念在实际项目中的应用。期待作者的下一篇作品！ CSDN 正在通过评论红包奖励优秀博客，请看红包流：https://bbs.csdn.net/?type=4&header=0&utm_source=csdn_ai_ada_blog_reply3
用大白话从底层理解FPGA——进位链CARRY4
CSDN-Ada助手: 恭喜您写下了第四篇博客！标题“用大白话从底层理解FPGA——进位链CARRY4”非常吸引人。您以通俗易懂的方式解释了FPGA中的进位链CARRY4，让读者更容易理解这一概念。我很高兴看到您持续创作，并希望您能继续分享更多关于FPGA的知识。作为下一步的创作建议，我认为您可以继续深入探讨FPGA的其他核心概念，如逻辑元件、时钟管理等。这将进一步丰富读者对FPGA的理解，并提供更多实用的知识。当然，这只是一个建议，您的创作方向完全取决于您的兴趣和专业知识。期待您未来更多精彩的博客！如何快速涨粉，请看该博主的分享：https://hope-wisdom.blog.csdn.net/article/details/130544967?utm_source=csdn_ai_ada_blog_reply5
Vivado关联Vscode编辑器的各种配置
想学前端的芯片人: 为啥我关联后只有设置了的文件才可以用vscode，每次创建新的不能直接关联吗

最新文章

提示

确定要删除当前文章？

取消删除