自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(3)
  • 收藏
  • 关注

原创 UART串口的接收代码verilog

/uart_rxd延迟信号。if(clk_cnt==cnt/2) begin //判断系统时钟计数器计数到数据位中间。//结束标志 uart_done。//寄存数据位最低位。//寄存数据位最高位。//为rx_flag计数。input uart_rxd, //串行输入数据。output [7:0]uart_data //并行输出数据。output uart_done, //结束标志。根据自己画的接收时序图写代码如下。

2023-07-07 15:17:26 139 1

原创 UART串口接收代码--------学术不精的小小见解

自己写的代码,学术不精

2023-07-07 14:51:52 62 1

原创 分频verilog代码

分频

2023-06-30 21:51:37 97

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除