💭为了理清stm32内部时钟信号的关系,加深理解,单独写本文总结时钟树(ᗜ˰ᗜ)
如有错误欢迎各位大佬评论区指正 = ̄ω ̄=
---------------------------------------------------------------------------------------------------------------------------------
一、简介
我们平时使用stm32外设时一般需要提前配置时钟。stm32不同外设在不同时钟频率下有条不紊地正常工作,而这都可以用RCC :reset clock control 复位和时钟控制器来配置。一般库函数的标准配置为PCLK2 = HCLK = SYSCLK=PLLCLK = 72M, PCLK1=HCLK/2 = 36M。
二、时钟树分析
这里借用一下B站UP@keysking的框图总结的很好,简要总结了大部分常用内容
① SYSCLK:系统时钟
系统时钟来源可以是:HSI、PLLCLK、HSE,复位后系统默认HSI为系统时钟。 在标准库函数启动文件中,有SysrenInit()函数,用于配置单片机默认系统时钟为72MHz。f103c8t6 此型号最大不能超过72MHz。
接下来顺便讲一下系统时钟的三个来源。
②HSI:高速内部时钟
其时钟信号由内部8MHz的RC振荡器产生,可直接作为系统时钟或在2分频后作为PLL输入
如果HSE失效则HSI会被作为备用时钟源。
③HSE:高速外部时钟
其时钟源有两个:用户外部时钟信号(有源晶振)和外部晶体/陶瓷谐振器(外部无源晶振)
当 使用有源晶振时,时钟从 OSC_IN 引脚进入,OSC_OUT 引脚悬空,当选用无源晶振时,时钟从 OSC_IN 和 OSC_OUT 进入,并且要配谐振电容。
④PLLCLK:锁相环倍频输出时钟信号
由参考手册知道其时钟源有两个:HSI /2分频 和 HSE /1或/2分频,选择其中一个,再设置倍频因子,倍 频 因 子 可 以 是:[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16],得到PLLCLK,一般选择正常运行的72MHz。当HSI被用于作为PLL时钟的输入时,系统时钟能得到的最大频率是64MHz。
RCC选择PLLCLK,HSI ,HSE三个时钟信号其中的一个作为SYSCLK。
由stm32框架图知RCC通过AHB系统总线传输时钟信号,AHB总线连接着存储器,内核,DMA等。SYSCLK通过AHB 预分频器分频之后得到时钟叫 APB 总线时钟。
⑤HCLK:APB 总线时钟
AHB预分频器分频系数可以是:[1,2,4,8,16,64,128,256,512],片上大部分外设的时钟都是经过 HCLK 分频得到, HCLK时钟信号至AHB总线,核心存储器,DMA。
之后HCLK会通过两个分频器:APB1预分频器和APB2预分频器。
⑥APB1预分频
APB1 总线时钟 PCLK1 由 HCLK 经过低速 APB 预分频器得到,分频因子可以是:[1,2,4,8,16],且最大不超过36MHz. PCLK1 属于低速的总线时钟,片上低速的外设就挂载到这条总线上,比如 USART2/3/4/5、SPI2/3,I2C1/2 等。
而另外一条分支则是关于定时器时钟信号。经过APB1预分频后,如果APB1预分频系数为1则频率不变,否则经过预分频后还要将频率x2,最终输出TIMXCLK(定时器2-7)
⑦APB2预分频
APB2 总线时钟 PCLK2 由 HCLK 经过高速 APB2 预分频器得到,分频因子可以是:[1,2,4,8,16]且最大不超过72MHz。PCLK2 属于高速的总线时钟,片上 高速的外设就挂载到这条总线上,比如全部的 GPIO、USART1、SPI1 等。
另外一条分支则是关于定时器时钟信号。经过APB2预分频后,如果APB2预分频系数为1则频率不变,否则经过预分频后还要将频率x2,最终输出TIMXCLK(定时器1和8)
还有一条分支即经过APB2预分频后,再经过ADC预分频器得到ADC时钟,最大为14MHz。分频系数有2,4,6,8.
剩下还有一些特殊时钟信号在此不再一一展开。
下面说说低速时钟
⑧LSE:低速外部时钟信号 LSI:低速内部时钟信号
LSE其时钟源与HSE类似,频率为32.768kHz,而LSI使用内部时钟源RC,频率大约为40kHz.
⑨其他时钟
Ⅰ. RTC时钟:RTC 时钟可由 HSE/128 分频得到,也可由低速外部时钟信号 LSE 提供,频率为 32.768KHZ,也可由 低速内部时钟信号LSI提供。
Ⅱ. 看门狗时钟:独立看门狗的时钟由 LSI 提供,且只能是由 LSI 提供,LSI 是低速的内部时钟信号,频率 为 30~60KHZ 直接不等,一般取 40KHZ。
Ⅲ.USB时钟:USB 时钟是由 PLLCLK 经过 USB 预分频器得到,分频因子可以是:[1,1.5]
Ⅳ.Cortex 系统时钟:Cortex 系统时钟由 HCLK 8 分频得到,等于 9M,Cortex 系统时钟用来驱动内核的系统定时器 SysTick,SysTick 一般用于操作系统的时钟节拍,也可以用做普通的定时。
⑩MCO时钟输出和CSS时钟安全系统
MCO 是 microcontroller clock output 的缩写,是微控制器时钟输出引脚,在 STM32 F1 系列中由 PA8 复用所得,主要作用是可以对外提供时钟,相当于一个有源晶振。MCO 的时钟来源可以是: PLLCLK/2、HSI、HSE、SYSCLK
CSS用于时钟发送故障的情况。如果HSE时钟发生故障,HSE振荡器被自动关闭,时钟失效事件将被送到高级定时器(TIM1和 TIM8)的刹车输入端,并产生时钟安全中断CSSI,允许软件完成营救操作。
三、RCC函数
一般来说上电复位后系统默认为72MHz,所以平时驱动外设时只需开启时钟。
由时钟树可知外设时钟信号要经过一个与门最终才能输出,所以使能时钟才能使外设时钟信号工作。