- 博客(1)
- 收藏
- 关注
原创 Verilog七人表决器
设计内容:若同意人数超过半数时,输出为1。用开关表示输入,用LED灯(自定义)的亮灭表示最终结果。输入程序后,填写对应的引脚,即可。
2024-06-23 20:10:28 104
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人
设计内容:若同意人数超过半数时,输出为1。用开关表示输入,用LED灯(自定义)的亮灭表示最终结果。输入程序后,填写对应的引脚,即可。
2024-06-23 20:10:28 104
TA创建的收藏夹 TA关注的收藏夹
TA关注的人